設(shè)計(jì)了一種基于FPGA控制Nand Flash陣列實(shí)現(xiàn)高速流水線式存儲(chǔ)的方案。設(shè)計(jì)利用FPGA作為主控制器，通過(guò)CameraLink輸入通信接口將圖像數(shù)據(jù)經(jīng)過(guò)一/二級(jí)緩存寫入Flash存儲(chǔ)陣列中，并采用DMA傳輸技術(shù)將存儲(chǔ)后的圖像數(shù)據(jù)上傳至計(jì)算機(jī)硬盤中作進(jìn)一步處理;同時(shí)，利用SDRAM顯存實(shí)時(shí)刷新數(shù)據(jù)，F(xiàn)PGA構(gòu)造相應(yīng)的VGA信號(hào)，最終實(shí)現(xiàn)100 MB/s圖像數(shù)據(jù)的實(shí)時(shí)顯示。

　　隨著數(shù)據(jù)存儲(chǔ)設(shè)備被廣泛應(yīng)用于航空航天系統(tǒng)、醫(yī)療衛(wèi)生、工業(yè)自動(dòng)化等各行各業(yè)，對(duì)于圖像設(shè)備采集的控制及實(shí)時(shí)大容量高速存儲(chǔ)要求也越來(lái)越高。本文以Micron Flash為存儲(chǔ)介質(zhì)，通過(guò)FPGA控制實(shí)現(xiàn)Camera Link高速接口通信，傳輸速率可達(dá)到100 MB/s，并設(shè)計(jì)高速數(shù)據(jù)的流水線式存儲(chǔ)方式，實(shí)現(xiàn)大容量高速圖像存儲(chǔ)與實(shí)時(shí)顯示。

　　1 總體設(shè)計(jì)

　　設(shè)計(jì)的實(shí)現(xiàn)過(guò)程如圖1所示，上位機(jī)通過(guò)PCI總線下發(fā)圖像數(shù)據(jù)并將數(shù)據(jù)保存在Flash存儲(chǔ)陣列A中;上位機(jī)指令下發(fā)后，F(xiàn)PGA控制Flash A讀出存儲(chǔ)的數(shù)據(jù)并通過(guò)CameraLink1輸出接口發(fā)送至信息處理器;待信息處理器處理完數(shù)據(jù)，再通過(guò)CameraLink輸入接口2將數(shù)據(jù)寫入到SDRAM顯存和Flash存儲(chǔ)陣列B中，使能VGA顯示后，顯示控制循環(huán)讀取SDRAM中的圖像數(shù)據(jù)進(jìn)行顯示;最后，上位機(jī)通過(guò)DMA傳輸將Flash陣列B中保存的數(shù)據(jù)快速上傳至上位機(jī)中以作后續(xù)處理。