資料介紹
在FPGA 設(shè)計(jì)中,很少進(jìn)行細(xì)致全面的時(shí)序約束和分析,F(xiàn)max是最常見(jiàn)也往往是一個(gè)設(shè)計(jì)唯一的約束。這一方面是由FPGA的特殊結(jié)構(gòu)決定的,另一方面也是由于缺乏好用的工具造成的。好的時(shí)序約束可以指導(dǎo)布局布線工具進(jìn)行權(quán)衡,獲得最優(yōu)的器件性能,使設(shè)計(jì)代碼最大可能的反映設(shè)計(jì)者的設(shè)計(jì)意圖。
花些功夫在靜態(tài)時(shí)序分析上既可以保證設(shè)計(jì)質(zhì)量,也可以促使設(shè)計(jì)者再認(rèn)識(shí)自己的代碼。這后一點(diǎn),對(duì)于我們這些邏輯設(shè)計(jì)初學(xué)者來(lái)說(shuō),尤為重要。從門(mén)級(jí)(在Altera的FPGA器件中是LE 級(jí))再認(rèn)識(shí)自己的代碼,可以更深入地體會(huì)語(yǔ)言的特點(diǎn),也可以更深入地理解綜合工具對(duì)語(yǔ)言的處理,對(duì)于設(shè)計(jì)能力的提高幫助很大。
1. 基本術(shù)語(yǔ)和概念
1.1 網(wǎng)表基本單元
· 節(jié)點(diǎn)(nodes)
包含了大部分基本的時(shí)序網(wǎng)表單元,常常代表端口、引腳和寄存器。
· 單元(cells)
Altera 器件中的基本結(jié)構(gòu)單元(例如,查找表、寄存器、IO 單元、PLL、存儲(chǔ)器塊等),LE 可以看作是Cell。
· 引腳(pins)
基本結(jié)構(gòu)單元cell的輸入輸出,這里不包括器件的物理引腳。
· 連線(nets)
兩個(gè)pin之間的連線。(參考文獻(xiàn)《timequest就一定要搞定
》中的定義與官方手冊(cè)中好像略有不同,文獻(xiàn)中定義是:同一個(gè)Cell中,從輸入Pin到輸出Pin經(jīng)過(guò)的邏輯。特別注意:網(wǎng)表中連接兩個(gè)相鄰Cell的連線不被看作Net,被看作同一個(gè)點(diǎn),等價(jià)于Cell的Pin。還要注意:雖然連接兩個(gè)相鄰Cell的連線不被看作Net,但是這個(gè)連線還是有其物理意義的,等價(jià)于Altera器件中一段布線邏輯,會(huì)引入一定的延遲(IC,Inter-Cell)。)
· 端口(ports)
頂層邏輯的輸入輸出端口。對(duì)應(yīng)已經(jīng)分配的器件引腳。
· 時(shí)鐘(clock)
約束文件中指定的時(shí)鐘,不僅指時(shí)鐘輸入引腳,還包括內(nèi)部時(shí)鐘。
- EMC理論基礎(chǔ) 9次下載
- 電路理論的基礎(chǔ)知識(shí)之含有耦合電感的電路和諧振電路 0次下載
- 電路理論的基礎(chǔ)知識(shí)之正弦穩(wěn)態(tài)電路的分析 0次下載
- 電路理論的基礎(chǔ)知識(shí)之電阻電路的一般分析方法 0次下載
- Xilinx的時(shí)序設(shè)計(jì)與約束資料詳細(xì)說(shuō)明 34次下載
- FPGA中IO口的時(shí)序分析詳細(xì)說(shuō)明 11次下載
- FPGA時(shí)序約束的常用指令與流程詳細(xì)說(shuō)明 13次下載
- FPGA時(shí)序約束的6種方法詳細(xì)講解 8次下載
- 正點(diǎn)原子FPGA靜態(tài)時(shí)序分析與時(shí)序約束教程 63次下載
- FPGA教程之CPLD與FPGA的基礎(chǔ)知識(shí)說(shuō)明 36次下載
- 電路理論基礎(chǔ)知識(shí)點(diǎn)PPT課件資料免費(fèi)下載 31次下載
- synplify基礎(chǔ)知識(shí)說(shuō)明 25次下載
- 賽靈思FPGA設(shè)計(jì)時(shí)序約束指南 48次下載
- FPGA時(shí)序約束方法 19次下載
- 時(shí)序約束與時(shí)序分析 ppt教程 0次下載
- 深度解析FPGA中的時(shí)序約束 764次閱讀
- 約束、時(shí)序分析的概念 841次閱讀
- Xilinx FPGA時(shí)序約束設(shè)計(jì)和分析 1650次閱讀
- 時(shí)序約束的相關(guān)知識(shí)(二) 2147次閱讀
- 時(shí)序約束的相關(guān)知識(shí)(一) 1799次閱讀
- 常用時(shí)序約束介紹之基于ISE的UCF文件語(yǔ)法 3054次閱讀
- 詳解FPGA的時(shí)序input delay約束 4147次閱讀
- FPGA的入門(mén)基礎(chǔ)知識(shí)詳細(xì)說(shuō)明 9600次閱讀
- FPGA時(shí)序約束的建立和保持時(shí)間方法 3888次閱讀
- FPGA時(shí)序約束基本理論之時(shí)序路徑和時(shí)序模型 2735次閱讀
- Xilinx FPGA編程技巧常用時(shí)序約束介紹 4622次閱讀
- FPGA約束的詳細(xì)介紹 6733次閱讀
- FPGA時(shí)序約束簡(jiǎn)介 1.4w次閱讀
- 添加時(shí)序約束的技巧分析 2608次閱讀
- 賽靈思(Xilinx)FPGA用戶(hù)約束文件的分類(lèi)和語(yǔ)法說(shuō)明 1727次閱讀
下載排行
本周
- 1RK3588數(shù)據(jù)手冊(cè)
- 2.24 MB | 7次下載 | 免費(fèi)
- 2臺(tái)達(dá)變頻器VFD-M使用手冊(cè)
- 2.51 MB | 2次下載 | 免費(fèi)
- 3DAP03變頻器使用手冊(cè)
- 5.72 MB | 2次下載 | 免費(fèi)
- 4PC0310 高亮度恒流LED驅(qū)動(dòng)控制電路數(shù)據(jù)手冊(cè)
- 0.54 MB | 1次下載 | 免費(fèi)
- 5SAJ8000變頻器使用手冊(cè)
- 1.37 MB | 1次下載 | 免費(fèi)
- 6HSJ08 電機(jī)驅(qū)動(dòng)芯片數(shù)據(jù)手冊(cè)
- 1.00 MB | 次下載 | 免費(fèi)
- 7超大量程數(shù)字電容表BK-820電路原理圖資料
- 0.14 MB | 次下載 | 10 積分
- 8ZYNQ UltraScalePlus RFSOC QSPI Flash固化常見(jiàn)問(wèn)題說(shuō)明
- 1.31 MB | 次下載 | 免費(fèi)
本月
- 1常用電子元器件集錦
- 1.72 MB | 24500次下載 | 免費(fèi)
- 2如何看懂電子電路圖
- 12.88 MB | 137次下載 | 免費(fèi)
- 3PC2456高壓浪涌抑制器控制器數(shù)據(jù)手冊(cè)
- 3.03 MB | 14次下載 | 免費(fèi)
- 4ssd1306單片 CMOS OLED/PLED 驅(qū)動(dòng)芯片中文手冊(cè)
- 1.66 MB | 11次下載 | 1 積分
- 5PC5502負(fù)載均流控制電路數(shù)據(jù)手冊(cè)
- 1.63 MB | 11次下載 | 免費(fèi)
- 6PC2464具理想二極管的浪涌抑制控制器數(shù)據(jù)手冊(cè)
- 4.42 MB | 9次下載 | 免費(fèi)
- 7PC2466高電壓浪涌抑制器數(shù)據(jù)手冊(cè)
- 3.37 MB | 8次下載 | 免費(fèi)
- 8ESP32開(kāi)發(fā)板元件資料
- 0.03 MB | 7次下載 | 免費(fèi)
總榜
- 1matlab軟件下載入口
- 未知 | 935132次下載 | 10 積分
- 2開(kāi)源硬件-PMP21529.1-4 開(kāi)關(guān)降壓/升壓雙向直流/直流轉(zhuǎn)換器 PCB layout 設(shè)計(jì)
- 1.48MB | 420064次下載 | 10 積分
- 3Altium DXP2002下載入口
- 未知 | 233089次下載 | 10 積分
- 4電路仿真軟件multisim 10.0免費(fèi)下載
- 340992 | 191409次下載 | 10 積分
- 5十天學(xué)會(huì)AVR單片機(jī)與C語(yǔ)言視頻教程 下載
- 158M | 183345次下載 | 10 積分
- 6labview8.5下載
- 未知 | 81593次下載 | 10 積分
- 7Keil工具M(jìn)DK-Arm免費(fèi)下載
- 0.02 MB | 73818次下載 | 10 積分
- 8LabVIEW 8.6下載
- 未知 | 65990次下載 | 10 積分
評(píng)論