SDRAM作為大容量存儲(chǔ)器在高速圖像處理中具有很大的應(yīng)用價(jià)值。但由于SDRAM的結(jié)構(gòu)和SRAM不同，其控制比較復(fù)雜。文章詳細(xì)介紹了 SDRAM存儲(chǔ)器的結(jié)構(gòu)、接口信號(hào)和操作方法，以及 SDRAM控制器的設(shè)計(jì)方法。結(jié)合實(shí)際系統(tǒng)，設(shè)計(jì)給出了使用FPGA實(shí)現(xiàn) SDRAM控制器的硬件接口，在 Altera公司的主流FPGA芯片EPlC6Q240C8上，通過(guò)增加流水級(jí)數(shù)和將輸出觸發(fā)器布置在IO單元中，該控制器可達(dá)到185MHz的頻率。

　　在高速圖像采集和存儲(chǔ)系統(tǒng)中需要海量數(shù)據(jù)的暫時(shí)存儲(chǔ)，即大的中間緩存，使用 SDRAM作為數(shù)據(jù)緩存是一種非常有效的方法。 SDRAM作數(shù)據(jù)緩存不僅具有大容量和高速度的特點(diǎn)，而且在價(jià)格和功耗方面也占有很大的優(yōu)勢(shì)。由于SDRAM的基本存儲(chǔ)單元是基于三極管和電容的，這與普通的基于觸發(fā)器的SRAM的存儲(chǔ)結(jié)構(gòu)有較大差異，因此其控制機(jī)制比較復(fù)雜。雖然目前的微處理器或許多DSP都具有和 SDRAM的直接接口，但是這種接口的效率并不高，并不適合作為高速圖像存儲(chǔ)系統(tǒng)的應(yīng)用。鑒于以上情況，木文介紹了在高速圖像采集和存儲(chǔ)系統(tǒng)中采用了SDRAM作為主要數(shù)據(jù)緩沖存儲(chǔ)器，并設(shè)計(jì)了基于FPGA的 SDRAM控制器的方法，綜合及仿真結(jié)果表明，在 Altera公司的主流芯片 Cyclone（EPlC6Q240C8）上，該 SDRAM控制器的最高頻率可達(dá)到185MH