如何進(jìn)行PCI-Express的一致性測(cè)試和分析:PCI-Express串行標(biāo)準(zhǔn)越來(lái)越廣泛地在計(jì)算機(jī)行業(yè)應(yīng)用，作為芯片與芯片之間，系統(tǒng)與插卡之間，系統(tǒng)與系統(tǒng)之間的高速連接，由于不同設(shè)備可能由不同的廠商提供，為了保證設(shè)備之間可靠的互聯(lián)互通，必須對(duì)其接口進(jìn)行一致性測(cè)試。同時(shí)高速串行信號(hào)容易對(duì)系統(tǒng)內(nèi)部或者外部產(chǎn)生EMI輻射和干擾，PCIE標(biāo)準(zhǔn)定義了SSC(擴(kuò)頻時(shí)鐘）來(lái)減少EMI，但是SSC如果使用不當(dāng)?shù)脑捯部赡軙?huì)影響接口互聯(lián)的可靠性。本文介紹如何根據(jù)PCIE的標(biāo)準(zhǔn)及其眾多的子標(biāo)準(zhǔn)定義的測(cè)試規(guī)范和分析方法進(jìn)行一致性測(cè)試，同時(shí)討論如何對(duì)SSC(擴(kuò)頻時(shí)鐘)進(jìn)行驗(yàn)證和分析。
關(guān)鍵詞：PCI-Express，PLL（鎖相環(huán)），時(shí)鐘恢復(fù)，眼圖，抖動(dòng)，模板，SSC（擴(kuò)頻時(shí)鐘）。
引言：隨著計(jì)算機(jī)及通訊設(shè)備的性能要求越來(lái)越高，傳統(tǒng)的低速的并行總線如PCI等的數(shù)據(jù)吞吐量已經(jīng)無(wú)法滿足要求，PCI Sig組織聯(lián)合了一線的芯片廠商和測(cè)試測(cè)量儀器廠商制定了PCI-Express Rev1.0的規(guī)范，將串行數(shù)據(jù)速率提高到2.5Gbps,數(shù)據(jù)帶寬提高到32個(gè)Lane即80Gbps，而且明確要求對(duì)宣稱支持該規(guī)范的芯片和接口進(jìn)行一致性測(cè)試，在PCI-Express Rev1.0A的規(guī)范實(shí)施后，PCI Sig又對(duì)規(guī)范進(jìn)行了更新，Release了PCI-Express Rev1.1的規(guī)范，對(duì)抖動(dòng)測(cè)試方法作了修改。同時(shí)，對(duì)于PCI-Express在不同環(huán)境上的實(shí)現(xiàn)，又制定了相應(yīng)的子規(guī)范，如Base,CEM,Express module,cable等。最近，PCI Sig組織在討論和制定PCIE 2.0的規(guī)范，將數(shù)據(jù)速率提高到5Gbps.并制定了相應(yīng)的眼圖和抖動(dòng)分析方法. PCI-Express規(guī)范的不同版本及其子規(guī)范有合起來(lái)有9個(gè)以上，往往使測(cè)試工程在對(duì)不同的PCIE實(shí)現(xiàn)選擇何種標(biāo)準(zhǔn)無(wú)所適從。