針對(duì)可編程PCI Express解決方案的評(píng)估方法:外設(shè)部件互連（ PCI ）及其衍生的PCI - X和PCI Express是業(yè)界最常用的總線接口。PCI Express采用串行器/ 解串器（SERDES）接口為用戶提供今后應(yīng)用所需的可擴(kuò)展性，同時(shí)軟件保持對(duì)PCI向下兼容。這為設(shè)計(jì)人員提供了兩全其美的方案：兼容PCI ，并擁有下一代應(yīng)用所需的更高帶寬。然而， PCI Express不是一個(gè)那么容易設(shè)計(jì)的協(xié)議。因此，試圖在日益縮短的開發(fā)時(shí)間內(nèi)成功地完成PCI Express設(shè)計(jì)，是設(shè)計(jì)人員面臨的重大挑戰(zhàn)。
不同于PCI ，PCI Express以串行鏈路的方式工作，從而要求客戶使用獨(dú)立的PCI Express ASSP，PCI Express SERDES（PHY）芯片，再加一個(gè)FPGA芯片，或者使用內(nèi)置SERDES的 FPGA。PCI Express設(shè)計(jì)時(shí)設(shè)計(jì)人員面臨的主要挑戰(zhàn)有以下幾個(gè)方面：a）確保他們的PCI Express解決方案與其它PCI Express芯片能互通工作。 b ）針對(duì)其PCI Express鏈路，確保盡可能高的吞吐量。c ）采用直接內(nèi)存訪問（ DMA ）來確?？煽?，低延時(shí)和高吞吐量的解決方案。
對(duì)實(shí)現(xiàn)最新的高速串行接口來說，獨(dú)立SERDES (PHY) 芯片是非常好的。然而，SERDES往往通過并行接口與更高層協(xié)議處理功能接口，這個(gè)更高層協(xié)議處理功能是用FPGA或ASIC來實(shí)現(xiàn)的。由于電路板的面積增加了，復(fù)雜性隨之增加，而且串行鏈路數(shù)增加時(shí)導(dǎo)致需要更多的IO數(shù)目，因此，這種選擇通常效率低并且昂貴。串行鏈路數(shù)目增加時(shí)， SERDES芯片和FPGA或ASIC之間的接口變得更加復(fù)雜，這是由于并行接口的走線數(shù)增加的緣故。對(duì)設(shè)計(jì)人員而言，增加了實(shí)現(xiàn)設(shè)計(jì)方案的風(fēng)險(xiǎn)。對(duì)大多數(shù)的設(shè)計(jì)人員來說，實(shí)現(xiàn)集成SERDES和協(xié)議處理模塊的芯片往往是一種更加可靠的選擇。