時序分析基本概念介紹<spice deck>

今天我們要介紹的時序分析概念是spice deck。平時用得可能比較少，是PT產(chǎn)生的一個spice信息文件，可以用來和HSPICE做correlation。

2023-07-05 標簽：仿真器時序分析SPICE仿真 1591 0

時序分析基本概念介紹<wire load model>

今天我們要介紹的時序分析基本概念是wire load model. 中文名稱是線負載模型。是綜合階段用于估算互連線電阻電容的模型。

2023-07-07 標簽：電容器電阻器時序分析 1569 0

FPGA數(shù)字電路時序分析案例

當觸發(fā)器或寄存器在時鐘上升沿到達時將D的值賦給Q，這個過程稱之為采樣（sampling）。當時鐘上升沿時，如果D是0或者1的穩(wěn)定狀態(tài)，那么Q也會輸出一個...

2023-10-16 標簽：寄存器數(shù)字電路觸發(fā)器 1558 0

時序分析實戰(zhàn)之SARIMA、Linear model介紹

首先引入相關的 statsmodels，包含統(tǒng)計模型函數(shù)（時間序列）。

2023-07-03 標簽：編碼器ADS仿真時序分析 1549 0

時序分析基本概念解析

正如“聚合”的意思（字典）“兩個或多個事物聚集在一起的發(fā)生”。所以我們可以假設它也與 2 個時鐘路徑聚集在一起有關。 （了解時鐘路徑請參考另一篇博客-靜...

2023-08-08 標簽：時鐘觸發(fā)器時序分析 1431 0

總結一下在時序分析中的基本概念及基本術語

下圖是一個經(jīng)典時序分析模型，無論寄存器A與寄存器B是否在同一個芯片中，下列概念均適用。

2023-07-03 標簽：FPGA設計寄存器時序分析 1323 0

深度解析FPGA中的時序約束

建立時間和保持時間是FPGA時序約束中兩個最基本的概念，同樣在芯片電路時序分析中也存在。

2024-08-06 標簽：FPGA寄存器時序分析 1322 0

后端設計PG liberty增量式生成實現(xiàn)方案

pin scope 的 pin對應的PG 信息：這個用于工具判別信號所屬的PG網(wǎng)絡，從而對UPF flow里的isolation或者LS做合規(guī)檢查，注意...

2023-11-03 標簽：命令時序分析UPF 1228 0

時序分析基本概念介紹<Combinational logic>

今天我們要介紹的時序分析概念是Combinational logic. 中文名組合邏輯單元。這是邏輯單元的基本組成器件。

2023-07-10 標簽：門電路全加器時序分析 1156 0

約束、時序分析的概念

很多人詢問關于約束、時序分析的問題，比如：如何設置setup，hold時間?如何使用全局時鐘和第二全局時鐘(長線資源)?如何進行分組約束?如何約束某部分...

2023-05-29 標簽：fpga接口時序分析 1111 0

FPGA時序約束之時序路徑和時序模型

時序路徑作為時序約束和時序分析的物理連接關系，可分為片間路徑和片內路徑。

2023-08-14 標簽：fpga寄存器時序分析 1086 0

基于FPGA的時序分析設計方案

時鐘的時序特性主要分為抖動(Jitter)、偏移(Skew)、占空比失真(Duty Cycle Distortion)3點。對于低速設計，基本不用考慮這...

2023-11-22 標簽：驅動器寄存器數(shù)字信號 969 0

時序分析的基本概念

Setup time (建立時間)是數(shù)據(jù)信號(D)在時鐘事件(這里以時鐘上升沿為例)發(fā)生之前保持穩(wěn)定的最小時間。以便時鐘可靠地對數(shù)據(jù)進行采樣。適用于同步...

2023-07-03 標簽：觸發(fā)器時序分析同步電路 771 0

如何讓同一層次的模塊在布局時更緊湊一些

在時序分析時，我們常會碰到的一類現(xiàn)象是：關鍵路徑上的邏輯單元過于分散，導致布線延遲過大，從而造成時序違例。對此，我們可以通過相對位置約束或絕對位置約束來...

2023-06-15 標簽：芯片模塊時序分析 657 0