先進(jìn)封裝中的翻轉(zhuǎn)芯片技術(shù)概述

引言 翻轉(zhuǎn)芯片技術(shù)已成為半導(dǎo)體行業(yè)中不可或缺的封裝方法，在性能、尺寸減小和功能增加方面具有優(yōu)勢(shì)。本文概述翻轉(zhuǎn)芯片技術(shù)，包括晶圓凸塊制作工藝、組裝方法和進(jìn)...

2024-11-27 標(biāo)簽：芯片晶圓先進(jìn)封裝 2k 0

WAT晶圓接受測(cè)試簡(jiǎn)介

WAT是英文 Wafer Acceptance Test 的縮寫，意思是晶圓接受測(cè)試，業(yè)界也稱WAT 為工藝控制監(jiān)測(cè)（Process Control M...

2024-11-25 標(biāo)簽：芯片測(cè)試晶圓 2.9k 0

頂層金屬AI工藝的制造流程

頂層金屬 AI工藝是指形成頂層金屬 AI 互連線。因?yàn)?Cu很容易在空氣中氧化，形成疏松的氧化銅，而且不會(huì)形成保護(hù)層防止銅進(jìn)一步氧化，另外，Cu 是軟金...

2024-11-25 標(biāo)簽：晶圓工藝光刻膠 2k 0

超短脈沖激光輔助碳化硅晶圓切片

? 當(dāng)今科技迅速發(fā)展，超短脈沖激光技術(shù)作為一項(xiàng)重要的特種加工技術(shù)，引起了廣泛關(guān)注。超短脈沖激光以其極短的脈沖寬度和高能量密度，在微納加工領(lǐng)域備受矚目。在...

2024-11-25 標(biāo)簽：晶圓脈沖激光碳化硅 1.3k 0

一文了解晶圓級(jí)封裝中的垂直互連結(jié)構(gòu)

隨著電子產(chǎn)品需求的不斷提升，半導(dǎo)體封裝技術(shù)的發(fā)展已經(jīng)從2D 結(jié)構(gòu)發(fā)展到2.5D 乃至3D結(jié)構(gòu)，這對(duì)包括高密度集成和異質(zhì)結(jié)構(gòu)封裝在內(nèi)的系統(tǒng)級(jí)封裝（Syst...

2024-11-24 標(biāo)簽：晶圓封裝 2.7k 0

CP測(cè)試和WAT測(cè)試有什么區(qū)別

本文詳細(xì)介紹了在集成電路的制造和測(cè)試過(guò)程中CP測(cè)試（Chip Probing）和WAT測(cè)試（Wafer Acceptance Test）的目的、測(cè)試對(duì)象...

2024-11-22 標(biāo)簽：集成電路測(cè)試晶圓 2.4k 0

晶圓表面污染及其檢測(cè)方法

晶圓表面潔凈度會(huì)極大的影響后續(xù)半導(dǎo)體工藝及產(chǎn)品的合格率。在所有產(chǎn)額損失中，高達(dá)50%是源自于晶圓表面污染。 能夠?qū)е缕骷姎庑阅芑蚱骷圃爝^(guò)程發(fā)生不受控...

2024-11-21 標(biāo)簽：晶圓檢測(cè) 2.9k 0

接觸孔工藝的制造流程

接觸孔工藝是指在 ILD 介質(zhì)層上形成很多細(xì)小的垂直通孔，它是器件與第一層金屬層的連接通道。通孔的填充材料是金屬鎢（W），接觸孔材料不能用Cu，因?yàn)?C...

2024-11-15 標(biāo)簽：晶圓工藝光刻 2k 0

金屬層1工藝的制造流程

金屬層1工藝是指形成第一層金屬互連線，第一層金屬互連線的目的是實(shí)現(xiàn)把不同區(qū)域的接觸孔連起來(lái)，以及把不同區(qū)域的通孔1連起來(lái)。第一金屬層是大馬士革的銅結(jié)構(gòu)，...

2024-11-15 標(biāo)簽：集成電路晶圓工藝 1.5k 0

SiC外延生長(zhǎng)技術(shù)的生產(chǎn)過(guò)程及注意事項(xiàng)

SiC外延生長(zhǎng)技術(shù)是SiC功率器件制備的核心技術(shù)之一，外延質(zhì)量直接影響SiC器件的性能。目前應(yīng)用較多的SiC外延生長(zhǎng)方法是化學(xué)氣相沉積（CVD），本文簡(jiǎn)...

2024-11-14 標(biāo)簽：晶圓功率器件SiC 2.3k 0

CMS系列連接器在晶圓級(jí)電性參數(shù)測(cè)試設(shè)備中的應(yīng)用

01應(yīng)用場(chǎng)景在集成電路的產(chǎn)品開發(fā)、工藝制造和產(chǎn)品驗(yàn)證過(guò)程中，對(duì)電性參數(shù)測(cè)試的需求日益提高。芯片設(shè)計(jì)類企業(yè)、代工制造類企業(yè)、垂和研發(fā)實(shí)驗(yàn)室，都需要完成多種...

2024-11-09 標(biāo)簽：連接器晶圓測(cè)試設(shè)備 760 0

Salicide工藝的制造流程

Salicide 工藝是指在沒(méi)有氧化物覆蓋的襯底硅和多晶硅上形成金屬硅化物，從而得到低阻的有源區(qū)和多晶硅。

2024-11-11 標(biāo)簽：晶圓工藝刻蝕 3.2k 0

源漏離子注入工藝的制造流程

與亞微米工藝類似，源漏離子注入工藝是指形成器件的源漏有源區(qū)重?fù)诫s的工藝，降低器件有源區(qū)的串聯(lián)電阻，提高器件的速度。同時(shí)源漏離子注入也會(huì)形成n型和p型阱接...

2024-11-09 標(biāo)簽：晶圓工藝離子注入 1.9k 0

晶圓切割技術(shù)知識(shí)大全

晶圓切割劃片技術(shù)作為半導(dǎo)體制造流程中的關(guān)鍵環(huán)節(jié)，其技術(shù)水平直接關(guān)聯(lián)到芯片的性能、良率及生產(chǎn)成本。

2024-11-08 標(biāo)簽：半導(dǎo)體晶圓切割技術(shù) 3.2k 0

晶圓上的‘凸’然驚喜：甲酸回流工藝大揭秘

在半導(dǎo)體制造領(lǐng)域，晶圓級(jí)凸點(diǎn)制作是一項(xiàng)關(guān)鍵技術(shù)，對(duì)于提高集成電路的集成度和性能具有重要意義。其中，甲酸回流工藝作為一種重要的凸點(diǎn)制作方法，因其具有工藝簡(jiǎn)...

2024-11-07 標(biāo)簽：晶圓半導(dǎo)體封裝回流 2.6k 0

多晶硅柵工藝的制造流程

與亞微米工藝類似，多晶硅柵工藝是指形成 MOS器件的多晶硅柵極，柵極的作用是控制器件的關(guān)閉或者導(dǎo)通。淀積的多晶硅是未摻雜的，它是通過(guò)后續(xù)的源漏離子注入進(jìn)...

2024-11-07 標(biāo)簽：晶圓工藝MOS 2.5k 0

系統(tǒng)級(jí)封裝工藝流程說(shuō)明

摘要：在智能手機(jī)、TWS耳機(jī)、智能手表等熱門小型化消費(fèi)電子市場(chǎng)帶動(dòng)下，SiP（System in a Package系統(tǒng)級(jí)封裝）迎來(lái)了更大的發(fā)展機(jī)會(huì)。根...

2024-11-05 標(biāo)簽：半導(dǎo)體晶圓SiP 3.1k 0

柵氧化層工藝的制造流程

與亞微米工藝類似，柵氧化層工藝是通過(guò)熱氧化形成高質(zhì)量的柵氧化層，它的熱穩(wěn)定性和界面態(tài)都非常好。

2024-11-05 標(biāo)簽：晶圓工藝光刻 2.3k 0

晶圓封裝過(guò)程缺陷解析

在半導(dǎo)體制造流程中，晶圓測(cè)試是確保產(chǎn)品質(zhì)量和性能的關(guān)鍵環(huán)節(jié)。與此同時(shí)封裝過(guò)程中的缺陷對(duì)半導(dǎo)體器件的性能和可靠性具有重要影響，本文就上述兩個(gè)方面進(jìn)行介紹。

2024-11-04 標(biāo)簽：半導(dǎo)體晶圓碳化硅 1.8k 0