完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > eda
EDA是電子設(shè)計(jì)自動(dòng)化(Electronics Design Automation)的縮寫,在20世紀(jì)60年代中期從計(jì)算機(jī)輔助設(shè)計(jì)(CAD)、計(jì)算機(jī)輔助制造(CAM)、計(jì)算機(jī)輔助測(cè)試(CAT)和計(jì)算機(jī)輔助工程(CAE)的概念發(fā)展而來(lái)的。
文章:2358個(gè) 瀏覽:175946次 帖子:273個(gè)
選擇VCS,再指定庫(kù)文件存放的路徑;如果VCS的環(huán)境變量設(shè)置好了,那么會(huì)自動(dòng)跳出Simulator executable path的路徑的。
芯片設(shè)計(jì)晶圓代工的3D IC架構(gòu)挑戰(zhàn)
由于裸片通過(guò)TSV供電,后者在現(xiàn)有的 2D 設(shè)計(jì)中是不存在的,每個(gè)裸片的電壓降(IR)/ 電遷移(EM)可能會(huì)相互影響。為解決這一問(wèn)題,我們同時(shí)分析了多...
2023-03-30 標(biāo)簽:IC設(shè)計(jì)eda晶圓代工 1319 0
Chiplet無(wú)法規(guī)?;涞氐闹饕夹g(shù)難點(diǎn)
隨著 AI、數(shù)字經(jīng)濟(jì)等應(yīng)用場(chǎng)景的爆發(fā),對(duì)算力的需求更加旺盛, 芯片的性能要求也在不斷提高,業(yè)界芯片的制造工藝從 28nm 向 7nm 以 下發(fā)展,TSM...
為什么選擇3D,3D芯片設(shè)計(jì)要點(diǎn)分析
然已經(jīng)有很多關(guān)于 3D 設(shè)計(jì)的討論,但對(duì)于 3D 的含義有多種解釋。然而,這不僅僅是語(yǔ)義,因?yàn)槊總€(gè)封裝選項(xiàng)都需要不同的設(shè)計(jì)方法和技術(shù)。
本文以高速系統(tǒng)的信號(hào)/電源完整性分析和EMC分析的為基本出發(fā)點(diǎn),著重介紹了高速PCB的信號(hào)和電源完整性分析的基本要領(lǐng)和設(shè)計(jì)準(zhǔn)則,通過(guò)EDA分析工具實(shí)現(xiàn)P...
主要的障礙在于n型和p型器件之間需要很大的空間余量,這使得有效納米片寬度在按比例的單元高度中變得困難,空間被功函數(shù)金屬的圖形化步驟所消耗。
***被圍堵?國(guó)內(nèi)EDA產(chǎn)業(yè)尚未形成規(guī)模
沒(méi)有半導(dǎo)體設(shè)備的支持,芯片制造的任何一個(gè)環(huán)節(jié)都難以完成芯片的交付,但目前國(guó)產(chǎn)化率在全球市場(chǎng)中所占的比例很低。
2023-03-21 標(biāo)簽:eda光刻機(jī)半導(dǎo)體設(shè)備 599 0
FPGA 的設(shè)計(jì)流程就是利用 EDA 開(kāi)發(fā)軟件和編程工具對(duì) FPGA 芯片進(jìn)行開(kāi)發(fā)的過(guò)程。原理圖和HDL(Hardware description la...
高效實(shí)現(xiàn)PCB自動(dòng)布線的設(shè)計(jì)技巧(下)
對(duì)關(guān)鍵信號(hào)的布線需要考慮在布線時(shí)考慮一些電參數(shù),比如減小分布電感和EMC等,對(duì)于其他信號(hào)的布線也累死,所有EDA廠商會(huì)提供一種方法來(lái)控制這些參數(shù),在了解...
高效實(shí)現(xiàn)PCB自動(dòng)布線的設(shè)計(jì)技巧(上)
不可否認(rèn)的是,盡管現(xiàn)在的EDA工具很強(qiáng)大,但隨著PCB尺寸要求越來(lái)越高,器件密度大幅上漲,直接決定了PCB設(shè)計(jì)難度不低,很多工程師不可避免面對(duì)同樣的問(wèn)題...
目前主流的實(shí)現(xiàn)方式是使用絕緣體上硅(Silicon on Insulator)技術(shù)。使用等離子體浸沒(méi)注入或者晶圓鍵合技術(shù)制造SOI Wafer,在硅下面...
High K材料與金屬柵實(shí)際上是兩項(xiàng)技術(shù)改進(jìn),但是由于他們往往聯(lián)袂出現(xiàn),所以經(jīng)常稱為HKMG。
EDA探索之MOSFET收縮,Happy Scaling Era
一般而言,每一代集成電路工藝在尺寸上縮減至上一代的0.7倍(即S因子1.428),表現(xiàn)在面積上,就是0.7的平方,0.49倍。即面積比原來(lái)小一半,密度比...
在高速PCB中,為實(shí)現(xiàn)差分信號(hào)等長(zhǎng),且差分對(duì)每條線阻抗連續(xù),有時(shí)候我們需要對(duì)單差分對(duì)做特殊調(diào)整。 對(duì)它的繞線進(jìn)行補(bǔ)償,但是這種補(bǔ)償,需要依據(jù)仿真分析結(jié)果...
算法是對(duì)芯片系統(tǒng)進(jìn)行的整體戰(zhàn)略規(guī)劃,決定了芯片各個(gè)模塊功能定義及實(shí)現(xiàn)方式,指引著整個(gè)芯片設(shè)計(jì)的目標(biāo)和方向??芍^,牽一發(fā)而動(dòng)全身。
2023-03-01 標(biāo)簽:IC設(shè)計(jì)算法無(wú)線通信 1146 0
EDA技術(shù)探索之窄溝道效應(yīng)與反窄溝道效應(yīng)
其中柵極方向與有源區(qū)方向呈垂直交錯(cuò),中間白色的區(qū)域就是隔離區(qū),或稱為場(chǎng)區(qū)。我們最常見(jiàn)的照片是沿著有源區(qū)方向做截面的,如果沿著柵極方向做截面,則可以看到完...
2023-02-24 標(biāo)簽:電路設(shè)計(jì)eda 4217 0
整個(gè) EDA 的市場(chǎng)規(guī)模在整個(gè)集成電路產(chǎn)業(yè)中占比很小,和以互聯(lián)網(wǎng)為代表的信息技術(shù)服務(wù)產(chǎn)業(yè)相比更是九牛一毛。但是EDA產(chǎn)業(yè)是電子設(shè)計(jì)產(chǎn)業(yè)的最上游,也是整個(gè)...
EDA和IP市場(chǎng)出現(xiàn)的三大技術(shù)趨勢(shì)分析
在云端部署云原生EDA工具和預(yù)先針對(duì)IC設(shè)計(jì)而優(yōu)化的硬件平臺(tái),以及靈活的EDA使用授權(quán)模式,讓云端EDA成為很有吸引力的選擇。云計(jì)算部署模式有三種形式:...
芯片設(shè)計(jì)之模擬IC設(shè)計(jì)設(shè)計(jì)全流程分析圖
射頻芯片作為模擬電路王冠上的明珠,一直被認(rèn)為是芯片設(shè)計(jì)中的“華山之巔”。 一方面因?yàn)樯漕l電路的物理形狀和周圍介質(zhì)分布會(huì)對(duì)射頻信號(hào)的傳輸造成很大影響。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |