完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12586個(gè) 瀏覽:618066次 帖子:7903個(gè)
如何利用LUT來實(shí)現(xiàn)FPGA中的DSP功能
查找表 (LUT) 實(shí)質(zhì)上是一個(gè)存儲(chǔ)元件,能夠根據(jù)任何給定的輸入狀態(tài)組合,“查找”輸出,以確保每個(gè)輸入都有確切的輸出。采用LUT來實(shí)現(xiàn) DSP功能具有一...
本文主要介紹MIPI D-PHY在FPGA上的實(shí)現(xiàn)。
在FPGA研發(fā)及學(xué)習(xí)過程中,有一個(gè)關(guān)鍵步驟就是下板實(shí)現(xiàn),做硬件“硬現(xiàn)”很重要,一般來說用JTAG口比較常見一些,因此相信肯定有些大俠遇到過JTAG口失靈...
一種基于Mailbox核間機(jī)制的多核處理系統(tǒng)
基于FPGA的嵌入式應(yīng)用在近幾年來作為一個(gè)比較新穎的課題,本文在研究各種核間通信機(jī)制的基礎(chǔ)上,提出了一種基于Mailbox核間機(jī)制的多核處理系統(tǒng),在該系...
2017-11-22 標(biāo)簽:fpga 1.3萬 0
fpga介紹_fpga芯片系統(tǒng)結(jié)構(gòu)圖
。FPGA芯片主要由7部分完成,分別為:可編程輸入輸出單元、基本可編程邏輯單元、完整的時(shí)鐘管理、嵌入塊式RAM、豐富的布線資源、內(nèi)嵌的底層功能單元和內(nèi)嵌...
在進(jìn)行FPGA設(shè)計(jì)時(shí)候,除了一些算法驗(yàn)證等應(yīng)用,其他情況下都需要FPGA和控制器進(jìn)行數(shù)據(jù)交互(通信)。
6個(gè)步驟 讓你成為FPGA設(shè)計(jì)高手
VHDL和verilog各有優(yōu)點(diǎn),選擇一個(gè),建議選擇verilog。熟練使用設(shè)計(jì)軟件,知道怎樣編譯、仿真、下載等過程。起步階段不希望報(bào)一些培訓(xùn)班,除非你...
FPGA相比CPU在運(yùn)算中的優(yōu)勢(shì)
FPGA相比于CPU,最大的優(yōu)點(diǎn)在于速度,簡單來講,F(xiàn)PGA是靠控制每個(gè)時(shí)鐘(Cycle)來驅(qū)動(dòng)信號(hào)與寄存器傳輸?shù)模簿褪钦f可以通過時(shí)鐘來精確控制任務(wù)。
FPGA的用處比我們平時(shí)想象的用處更廣泛,原因在于其中集成的模塊種類更多,而不僅僅是原來的簡單邏輯單元(LE)。 早期的FPGA相對(duì)比較簡單,所有的功能...
2018-09-07 標(biāo)簽:fpgaFPGA設(shè)計(jì) 1.3萬 0
FPGA Verilog實(shí)現(xiàn)4位數(shù)碼管動(dòng)態(tài)顯示
Verilog HDL是一種硬件描述語言,以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言,用它可以表示邏輯電路圖、邏輯表達(dá)式,還可以表示數(shù)字邏輯系統(tǒng)所完...
幀同步系統(tǒng)的工作原理及如何基于FPGA實(shí)現(xiàn)其設(shè)計(jì)
實(shí)現(xiàn)幀同步的關(guān)鍵是把同步碼從一幀幀數(shù)據(jù)流中提取出來。本設(shè)計(jì)的一幀信碼由39位碼元組成。其中的巴克碼為1110010七位碼,數(shù)據(jù)碼由32位碼元組成。只有當(dāng)...
CPLD主要是由可編程邏輯宏單元(LMC,Logic Macro Cell)圍繞中心的可編程互連矩陣單元組成,其中LMC邏輯結(jié)構(gòu)較復(fù)雜,并具有復(fù)雜的I/...
因?yàn)閆YNQ 的PS 和PL 部分的電源有上電順序的要求,在電路設(shè)計(jì)中,按照ZYQN 的電源要求設(shè)計(jì),上電依次為1.0V -> 1.8V -> 1.5 ...
FPGA高速收發(fā)器的高速Serdes均衡技術(shù)
CTLE(連續(xù)時(shí)間線性均衡)是一種應(yīng)用于接收的線性濾波器,可衰減低頻信號(hào)分量,放大奈奎斯特頻率附近的分量,并衰減更高頻率,這樣就抵消了通道的低通特性。
什么是形式驗(yàn)證(Formal驗(yàn)證)?Formal是怎么實(shí)現(xiàn)的呢?
相信很多人已經(jīng)接觸過驗(yàn)證。如我以前有篇文章所寫驗(yàn)證分為IP驗(yàn)證,F(xiàn)PGA驗(yàn)證,SOC驗(yàn)證和CPU驗(yàn)證,這其中大部分是采用動(dòng)態(tài)仿真(dynamic sim...
FMC ( FPGA Mezzanine Card ) FPGA中間層板卡,整個(gè)FMC模塊由子板模塊、載卡兩部分構(gòu)成。子板模塊和載卡之間由連接器連接,子...
Windows應(yīng)用程序,操作系統(tǒng),計(jì)算機(jī)硬件之間的相互關(guān)系
前面說過操作系統(tǒng)能很好的去操作底層硬件,但是不知道什么時(shí)候去操作和操作到了什么程度,這些都是由應(yīng)用程序來是實(shí)現(xiàn)的,也就是我們常說的應(yīng)用程序調(diào)用API來操...
2018-06-29 標(biāo)簽:FPGAWindows操作系統(tǒng) 1.3萬 0
PCB電路板設(shè)計(jì)必看常識(shí)!單層FPC/雙面FPC/多層FPC有何區(qū)別,自學(xué)材料
雖然電路板廠的工程師不參與設(shè)計(jì)電路板,而是由客戶出原始設(shè)計(jì)資料再制成公司內(nèi)部的PCB電路板制作資料,但通過多年的實(shí)踐經(jīng)驗(yàn),工程師們對(duì)PCB電路板的設(shè)計(jì)早...
FPGA常見的警告以及處理方法 1.Found clock-sensitive change during active clock edge at t...
2018-05-21 標(biāo)簽:FPGA 1.3萬 0
使用aurora核的點(diǎn)對(duì)點(diǎn)通信應(yīng)用設(shè)計(jì)
Aurora 是一個(gè)很高效的低延遲點(diǎn)對(duì)點(diǎn)的串行協(xié)議,它使用了GTP收發(fā)器。它旨在隱藏GTP的接口細(xì)節(jié)和開銷。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |