完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:12585個 瀏覽:618053次 帖子:7903個
揭開Zynq Z-7000從SPI接口掛載的flash啟動的神秘面紗
今天給各位介紹另外一款Xilinx公司芯片的產(chǎn)品Zynq Z-7000 SoC,我們一起來揭開它從SPI接口掛載的flash啟動的神秘面紗。
示波器的內(nèi)部結(jié)構(gòu)以及FPGA在示波器中的作用
示波器是我們在物理試驗、電路硬件調(diào)試、智能硬件開發(fā)等領(lǐng)域都能見到的一種儀器,就像是醫(yī)生的聽診器,作為硬件研發(fā)工程師都要用的溜溜的。那么,里面到底是怎么樣...
在簡單電路中,當(dāng)頻率較低時,數(shù)字信號的邊沿時間可以忽略時,無需考慮時序約束。但在復(fù)雜電路中,為了減少系統(tǒng)中各部分延時,使系統(tǒng)協(xié)同工作,提高運行頻率,需要...
以Xilinx公司最新的Vivado FPGA集成開發(fā)環(huán)境為基礎(chǔ),將數(shù)字邏輯設(shè)計與硬件描述語言Verilog HDL相結(jié)合,循序漸進地介紹了基于Xili...
2017-12-27 標(biāo)簽:fpgaFPGA設(shè)計xilinx 1.5萬 0
芯片IC設(shè)計開發(fā)流程:前端設(shè)計和后端設(shè)計階段
這是一個關(guān)于系統(tǒng)構(gòu)成和芯片架構(gòu)的高層次描達文件,涉及芯片的高層次操作、引腳分配與定義、軟件編程模型、可測性、寄存器定義以及應(yīng)用模型等。
電子發(fā)燒友網(wǎng)訊: 你是否知道在一片F(xiàn)PGA中可以開發(fā)靈活而且能夠更新的電機控制系統(tǒng)?通過僅僅6分鐘的視頻,電子發(fā)燒友網(wǎng)編輯了解到: FPGA是電機控制最...
基于FPGA的I2C SLAVE模式總線的設(shè)計方案
本文以標(biāo)準的I2C 總線協(xié)議為基礎(chǔ),提出了一種基于FPGA的I2C SLAVE 模式總線的設(shè)計方案。方案主要介紹了SLAVE 模式的特點。給出了設(shè)計的原...
在硬件電路設(shè)計中,每一個IC芯片都有相應(yīng)的電源端口對其供電,以驅(qū)動IC進行工作。對于普通的IC芯片,極大部分都是由單電源3.3V電壓供電,且輸出的高電平...
【紫光同創(chuàng)國產(chǎn)FPGA教程 第一章】Pango Design Suite 2020.3安裝
ango Design Suite是深圳市紫光同創(chuàng)電子有限公司的FPGA開發(fā)軟件,截止到目前,軟件的最新版本為Pango Design Suite 20...
FPGA介紹及現(xiàn)狀分析_如何學(xué)習(xí)FPGA?
中國每年對于FPGA設(shè)計人才的需求缺口巨大,F(xiàn)PGA設(shè)計人才的薪水也是行業(yè)內(nèi)最高的。目前,美國已有FPGA人才40多萬,中國臺灣地區(qū)也有7萬多,而中國內(nèi)...
2018-04-10 標(biāo)簽:FPGA 1.4萬 0
查找表(Look-Up-Table)簡稱為LUT,LUT本質(zhì)上就是一個RAM。 目前FPGA中多使用4輸入的LUT,所以每一個LUT可以看成一個有4位地...
2017-11-22 標(biāo)簽:fpga 1.4萬 0
XILINX FPGA IP之MMCM PLL DRP時鐘動態(tài)重配詳解
上文XILINX FPGA IP之Clocking Wizard詳解說到時鐘IP的支持動態(tài)重配的,本節(jié)介紹通過DRP進行MMCM PLL的重新配置。
基于FPGA實現(xiàn)高速ADC器件采樣時序控制與實時存儲
數(shù)據(jù)采集系統(tǒng)的總體架構(gòu)如圖1所示,其中PCI核、DMA控制器與A/D控制器均在FPGA內(nèi)部實現(xiàn)。為實現(xiàn)多路并行采樣,可選用多片A/D器件并行處理的方式,...
2018-08-28 標(biāo)簽:FPGAADC數(shù)據(jù)采集 1.4萬 0
【紫光同創(chuàng)國產(chǎn)FPGA教程】【第二十七章】千兆以太網(wǎng)視頻傳輸實驗
本原創(chuàng)教程由芯驛電子科技(上海)有限公司(ALINX)創(chuàng)作,版權(quán)歸本公司所有,如需轉(zhuǎn)載,需授權(quán)并注明出處( http://www. alinx.com ...
如何通過FPGA實現(xiàn)顯示年、月、日、周、時、分、秒且能精準校時的數(shù)字時鐘
4、5管腳支持旋轉(zhuǎn)編碼,4腳為公共端,3、5管腳分別為旋轉(zhuǎn)編碼器的A、B相輸出,如上圖所示,4腳接地,3、5管腳則需接上拉電阻,同時為了降低輸出脈沖信號...
DSP技術(shù),在某些人看來,或者已經(jīng)面臨著英雄遲暮的感覺,就我們當(dāng)前所知道的。Freesacle、ADI、NXP早就停掉了新技術(shù)發(fā)展,而當(dāng)前從大的方面說只...
隨著人們對顯示質(zhì)量要求的日益提高,室外大屏和會議電視墻分辨率也逐漸從主流的1080P60轉(zhuǎn)向了4K60。顯示質(zhì)量提升的同時,技術(shù)的挑戰(zhàn)也如約而至。要實現(xiàn)...
關(guān)于IC設(shè)計中的靜態(tài)漏電流問題
在芯片流片之后,需要測試芯片的靜態(tài)漏電流的設(shè)計是否達標(biāo),如果芯片的靜態(tài)電流過大,比如應(yīng)用到手機、筆記本電腦等需要電池供電的芯片會嚴重的影響待機時間,使芯...
基于FPGA 的SPI Flash 控制器設(shè)計及驗證
現(xiàn)場可編程門陣列FPGA 常常進行大數(shù)據(jù)量的處理,數(shù)據(jù)的存儲便成了問題,利用SPI Flash 大容量、讀寫速度快、成本低廉以及數(shù)據(jù)在斷電后不丟失的特點...
ZYNQ擁有ARM+FPGA這個神奇的架構(gòu),那么ARM和FPGA究竟是如何進行通信的呢?本章通過剖析AXI總線源碼,來一探其中的秘密。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |