完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>
標簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:12600個 瀏覽:618422次 帖子:7908個
基于FPGA器件和Libem開發(fā)環(huán)境實現(xiàn)SpaeeWire Codec接收端的時序設計
SpacewiTe是歐空局2003年提出的一種高速的、點對點、全雙工的串行總線網(wǎng)絡,面向空間應用。它以IEEE 1355—1995和LVDS標準為基礎,...
基于EP2c35 FPGA和NiosII 軟核實現(xiàn)視頻監(jiān)控系統(tǒng)的設計
本文中設計的視頻監(jiān)控系統(tǒng)的基本構成是現(xiàn)場實時采集圖像的攝像機、視頻解碼芯片AD7181B、視頻D/A 芯片ADC7123、VGA 控制器、Flash、S...
2020-12-30 標簽:fpga控制器視頻監(jiān)控 1145 0
fpga 會從 0 開始讀,地址不斷自增,直到讀取到有效的同步字 sync word(0xAA995566),才認為接下來的內(nèi)容是一個有效的 bin 文...
采用可編程邏輯器件的譯碼器優(yōu)化實現(xiàn)方案
由于卷積碼優(yōu)良的性能,被廣泛應用于深空通信、衛(wèi)星通信和2G、3G移動通信中。卷積碼有三種譯碼方法:門限譯碼、概率譯碼和Viterbi算法,其中Viter...
基于Altera Agilex? 7 400G Ethernet IP 與FPC202芯片控制使用手冊
本文主要基于 Altera Agilex 7 I 系列的開發(fā)板,做基于 400G 以太網(wǎng)的 IP 的板級評估,熟悉 Agilex 7 器件與 IP 功能...
在FPGA設計中,我們往往習慣在HDL文件的端口聲明中加入一個reset信號,卻忽略了它所帶來的資源消耗。仔細分析一下,竟會有如此之多的影響:
如何利用可編程邏輯實現(xiàn)數(shù)據(jù)中心互連 DCI互連盒架構解讀
隨著實施基于云的服務和機器到機器通信所產(chǎn)生的數(shù)據(jù)呈指數(shù)級增長,數(shù)據(jù)中心面臨重重挑戰(zhàn)。如何使可編程邏輯實現(xiàn)數(shù)據(jù)中心互連至關重要。
并行處理是最普遍的,也是AI加速器的基礎。它可以通過許多陣列的小型專用處理內(nèi)核(如特定算法的GPU)來實現(xiàn),或者以數(shù)據(jù)流(即專用處理器的流水線)的方式來實現(xiàn)。
人工智能應用的架構探索很復雜,涉及多項研究。首先,我們可以針對單個問題,例如內(nèi)存訪問,也可以查看整個處理器或系統(tǒng)。大多數(shù)設計都是從內(nèi)存訪問開始的。有很多...
Verilog 測試平臺設計方法 Verilog FPGA開發(fā)指南
Verilog測試平臺設計方法是Verilog FPGA開發(fā)中的重要環(huán)節(jié),它用于驗證Verilog設計的正確性和性能。以下是一個詳細的Verilog測試...
基于SRAM的FPGA的問世標志著現(xiàn)代可重構技術的開端
由于數(shù)字邏輯系統(tǒng)功能復雜化的需求,單片系統(tǒng)的芯片正朝著超大規(guī)模、高密度的方向發(fā)展。對于一個大規(guī)模的數(shù)字系統(tǒng)而言,系統(tǒng)規(guī)模是基于各種邏輯功能模塊的組合。但...
博主Greg Ferro在其Ethereal Mind網(wǎng)頁上發(fā)布了一則關于 Corsa Technology簡短博客信息,提到Corsa公司制作了一對基...
使用FPGA技術 DIY 板全力以赴用于無線物聯(lián)網(wǎng)
自己動手 (DIY) 制造商運動繼續(xù)發(fā)展,鼓勵硬件和軟件供應商在更高性能和更低成本方面相互跨越。他們還積極爭取社區(qū)參與,以添加更多軟件并擴大其關鍵的支持...
2022-08-11 標簽:fpga物聯(lián)網(wǎng) 1142 0
SEM IP是一種比較特殊的IP。它的基本工作就是不停地后臺掃描檢測FPGA配置RAM中的數(shù)據(jù)
怎么利用FPGA器件保護DSP網(wǎng)絡設計避免入侵?
對于基于數(shù)字信號處理器(DSP)的設計,如果DSP沒有足夠的安全能力,便特別容易受到入侵。在許多應用中,如果使用FPGA以作配合來卸載DSP的部分工作,...
我們在ASIC或FPGA系統(tǒng)設計中,常常會遇到需要在多個時鐘域下交互傳輸?shù)膯栴},時序問題也隨著系統(tǒng)越復雜而變得更為嚴重。
這部分,還是和上例中一樣,不同的是額外添加了一個font_row參數(shù),因為本例中使用的字符都是需要換行的,所以需要添加這個參數(shù)。
2022-09-09 標簽:fpga數(shù)據(jù)OLED屏幕 1139 0
編輯推薦廠商產(chǎn)品技術軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術 | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |