完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12599個(gè) 瀏覽:618405次 帖子:7908個(gè)
BD95601MUV與BD95602MUV是支持近年來的低電壓大電流電源規(guī)格的開關(guān)穩(wěn)壓器控制器IC,不僅效率高、具備多種保護(hù)功能,作為需要高精度、高穩(wěn)定...
FPGA上的可重構(gòu)技術(shù)根據(jù)FPGA芯片內(nèi)部的不同結(jié)構(gòu)可以分為兩種,分別是動態(tài)可重構(gòu)和靜態(tài)可重構(gòu)。
2022-11-03 標(biāo)簽:fpga 1126 0
利用ISE與Matlab創(chuàng)建并仿真FPGA設(shè)計(jì)中的ROM IP核
一般都是先創(chuàng)建MIF文件,將圖像中的像素信息用一個(gè)ROM儲存起來,然后調(diào)用ROM里面的地址進(jìn)行處理,相當(dāng)于制作了一個(gè)ROM查找表。
FPGA系統(tǒng)中,對電源系統(tǒng)的調(diào)試
從圖中可以看出,該斬波波形是較差的。在FPGA系統(tǒng)中則會表現(xiàn)為:整個(gè)系統(tǒng)電流偏大,進(jìn)而影響功耗偏大。
2020-05-05 標(biāo)簽:fpga電源系統(tǒng)紋波 1125 0
一種基于FPGA的新型誤碼測試儀的設(shè)計(jì)與實(shí)現(xiàn)
誤碼儀是評估信道性能的基本測量儀器。本文介紹的誤碼儀結(jié)合FPGA 的特點(diǎn),采用全新的積分式鑒相結(jié)構(gòu),提出了一種新的誤碼測試方法,經(jīng)多次測試驗(yàn)證,方案可行...
PCB工程師做layout的設(shè)計(jì)要點(diǎn)知識
通過使用可選的 FPGA-PCB 優(yōu)化技術(shù),即將 HDL 合成和先進(jìn)的 FPGA-PCB I/O 優(yōu)化添加到 PADS Professional 中,便...
以FPGA的MAC子系統(tǒng)應(yīng)用打造的WiMAX產(chǎn)品設(shè)計(jì)全面解析
技術(shù)要求和商業(yè)需求正促使WiMAX無線網(wǎng)絡(luò)技術(shù)快速升溫。通信行業(yè)面臨著進(jìn)一步降低無線通信網(wǎng)絡(luò)成本的巨大壓力,而實(shí)現(xiàn)這一點(diǎn)的一個(gè)可能方法就是提高目 前的...
PLL技術(shù)在FPGA中的動態(tài)調(diào)頻與展頻功能應(yīng)用
隨著現(xiàn)代電子系統(tǒng)的不斷發(fā)展,時(shí)鐘管理成為影響系統(tǒng)性能、穩(wěn)定性和電磁兼容性(EMI)的關(guān)鍵因素之一。在FPGA設(shè)計(jì)中,PLL因其高精度、靈活性和可編程性而...
基于硬件開發(fā)平臺的多普勒測量系統(tǒng)構(gòu)建設(shè)計(jì)淺析
多普勒測量系統(tǒng)利用多普勒效應(yīng)測量運(yùn)動目標(biāo)(固體、液體或氣體)的速度。最著名的應(yīng)用大概要算雷達(dá)槍了,交通巡警利用它檢測超速汽車。
FPGA即現(xiàn)場可編程門陣列,屬于可編程邏輯器件的一種。隨著工藝的進(jìn)步和EDA設(shè)計(jì)工具的不斷發(fā)展,F(xiàn)PGA的門檻(學(xué)習(xí)成本和價(jià)格成本)也越來越低,目前已經(jīng)...
在推斷更大的網(wǎng)絡(luò)時(shí)如何解決計(jì)算復(fù)雜性增加的問題
量化是權(quán)重或激活(每層的輸入和輸出)中比特的減少,通常在 fp32 中構(gòu)建。眾所周知,深度學(xué)習(xí)在推理過程中能夠以比訓(xùn)練過程更低的位精度進(jìn)行處理
在FPGA開發(fā)中盡量避免全局復(fù)位的使用?(2)
在Xilinx 的FPGA器件中,全局的復(fù)位/置位信號(Global Set/Reset (GSR))(可以通過全局復(fù)位管腳引入)是幾乎絕對可靠的,因?yàn)?..
2017-02-11 標(biāo)簽:FPGA 1121 0
直接時(shí)鐘控制技術(shù)方案應(yīng)用于存儲器中的設(shè)計(jì)及實(shí)現(xiàn)
大多數(shù)存儲器接口都是源同步接口,從外部存儲器器件傳出的數(shù)據(jù)和時(shí)鐘/ 選通脈沖是邊沿對齊的。在 Virtex-4 器件采集這一數(shù)據(jù),需要延遲時(shí)鐘/ 選通脈...
在前面的文章中主要介紹了hash表及其鏈表的結(jié)構(gòu),同時(shí)說明了如何讀取表項(xiàng)。那表項(xiàng)是如何寫入的了?前期的文章中有少量的提及,這里單獨(dú)寫一篇,介紹兩種常見的方案。
在新的半導(dǎo)體制造工藝中,F(xiàn)PGA通常是最先被采用、驗(yàn)證和優(yōu)化該工藝的器件之一。Altera公司資深副總裁,首席技術(shù)官M(fèi)isha Burich認(rèn)為,目前業(yè)...
2012-05-31 標(biāo)簽:FPGAAltera混合系統(tǒng)架構(gòu) 1120 2
構(gòu)建FPGA的第一階段稱為綜合。此過程將功能性RTL設(shè)計(jì)轉(zhuǎn)換為門級宏的陣列。這具有創(chuàng)建實(shí)現(xiàn)RTL設(shè)計(jì)的平面分層電路圖的效果。
fpga封裝技術(shù)和arm架構(gòu)有什么區(qū)別
FPGA封裝技術(shù)與ARM架構(gòu)在多個(gè)方面存在顯著的區(qū)別。
采用FPGA和兼容PCI Express的SERDES實(shí)現(xiàn)可擴(kuò)展交換接口控制器的設(shè)計(jì)
與傳統(tǒng)ASIC相比,F(xiàn)PGA和結(jié)構(gòu)化ASIC的優(yōu)勢在于重用靈活性高、上市時(shí)間快、性能佳而成本低。FPGA和專用的IP模塊可用于現(xiàn)有的商用Advanced...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |