完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12599個(gè) 瀏覽:618404次 帖子:7908個(gè)
易靈思Trion FPGA PS配置模式--update(6)
準(zhǔn)備工作 PS模式首先要把Bitstream Generation中的 (1)JTAG模式選擇為Passive (2)根據(jù)PS的位寬選擇相應(yīng)的Progr...
當(dāng)采用現(xiàn)場可編程門陣列 (FPGA) 進(jìn)行設(shè)計(jì)時(shí),電源排序是需要考慮的一個(gè)重要的方面。通常情況下,F(xiàn)PGA 供應(yīng)商都規(guī)定了電源排序要求,因?yàn)橐粋€(gè)FPGA...
通過使用Xilinx 的 XC7A35T-2CSG325C Artix-7 FPGA,ThunderScope 可以將 1 GB/s 的實(shí)時(shí)采樣數(shù)據(jù)傳輸...
2023-08-29 標(biāo)簽:fpga示波器數(shù)據(jù)傳輸 1031 0
FPGA與FPGA之間互連對信號延遲的影響,兩片F(xiàn)PGA的IO之間每一個(gè)額外的過渡,例如連接器、焊點(diǎn)甚至板內(nèi)通孔,都會(huì)增加一些阻抗,從而降低信號質(zhì)量,并...
基于FPGA的GigE Vision相機(jī)圖像采集方案設(shè)計(jì)
1 概述 GigE Vision是一個(gè)比較復(fù)雜的協(xié)議,要在FPGA中完全實(shí)現(xiàn)具有較大的難度。如果FPGA作為接收端希望實(shí)現(xiàn)GigE Vision相機(jī)的配...
詳解SDR SDRAM驅(qū)動(dòng)設(shè)計(jì)
本系列將帶來FPGA的系統(tǒng)性學(xué)習(xí),從最基本的數(shù)字電路基礎(chǔ)開始,最詳細(xì)操作步驟,最直白的言語描述,手把手的“傻瓜式”講解,讓電子、信息、通信類專業(yè)學(xué)生、初...
基于FPGA的圖神經(jīng)網(wǎng)絡(luò)加速器解決方案
得益于大數(shù)據(jù)的興起和計(jì)算能力的快速提升,機(jī)器學(xué)習(xí)技術(shù)近年來經(jīng)歷了革命性的發(fā)展。
2024-11-15 標(biāo)簽:FPGA加速器神經(jīng)網(wǎng)絡(luò) 1029 0
FPGA設(shè)計(jì)的主要難點(diǎn)是熟悉硬件系統(tǒng)以及內(nèi)部資源,保證設(shè)計(jì)的語言能夠?qū)崿F(xiàn)元器件之間的有效配合,提高程序的可讀性以及利用率。這也對設(shè)計(jì)人員提出了比較高的要...
Atlys開發(fā)板FPGA Design Flow LAB3的KPSM3程序
最近在使用Atlys開發(fā)板,簡單地過了一下板子光盤上的程序。因?yàn)槔佑玫搅薖icoBlaze,而在這之前并沒有接觸過PicoBlaze的東西,所以一開始...
基于FPGA進(jìn)行DNN設(shè)計(jì)經(jīng)驗(yàn)總結(jié)
深度神經(jīng)網(wǎng)絡(luò)(deep nearal network)是機(jī)器學(xué)習(xí)發(fā)展20年來取得的最大突破,比如在語音識別方面,相比于傳統(tǒng)方法,其將錯(cuò)誤率降低了30%;
2023-03-21 標(biāo)簽:fpga深度神經(jīng)網(wǎng)絡(luò)dnn 1028 0
典型的主模式都是加載片外非易失( 斷電不丟數(shù)據(jù)) 性存儲(chǔ)器中的配置比特流,配置所需的時(shí)鐘信號( 稱為CCLK) 由FPGA內(nèi)部產(chǎn)生,且FPGA控制整個(gè)配置過程。
通常我們會(huì)為工程添加UCF 約束指定時(shí)序要求和管腳約束。但是UCF 約束是給MAP,PAR 等實(shí)現(xiàn)使用的,綜合工具XST 并不能感知系統(tǒng)的時(shí)序要求。而為...
基于FPGA的交流電機(jī)驅(qū)動(dòng)器的電流控制器4
之所以利用FPGA來實(shí)現(xiàn)控制功能,主要是為了充分利用其并行性,從而極大地降低計(jì)算延時(shí)。在高性能的電機(jī)調(diào)速系統(tǒng)中(此時(shí)控制系統(tǒng)的成本增加相比其整體成本可以...
2017-02-11 標(biāo)簽:FPGA電流控制器交流電機(jī)驅(qū)動(dòng)器 1025 0
大唐電信FPGA/CPLD數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享(2)
異步設(shè)計(jì)不是總能滿足(它們所饋送的觸發(fā)器的)建立和保持時(shí)間的要求。因此,異步輸入常常會(huì)把錯(cuò)誤的數(shù)據(jù)鎖存到觸發(fā)器,或者使觸發(fā)器進(jìn)入亞穩(wěn)定的狀態(tài),在該狀態(tài)下...
業(yè)內(nèi)首款全國產(chǎn)ARM+FPGA工業(yè)核心板
ARM\FPGA\ROM\RAM\連接器等所有器件均為國產(chǎn)工業(yè)級(-40°C~+85°C)ARM:全志T3/A40i,準(zhǔn)車規(guī)級芯片 ●FPGA...
用于信號和數(shù)據(jù)處理電路的DC-DC轉(zhuǎn)換器解決方案
LT8652S的工作頻率范圍為300 kHz至3 MHz,使設(shè)計(jì)人員能夠最大限度地減小外部元件尺寸,并避開AM無線電等關(guān)鍵頻段。靜音開關(guān)穩(wěn)壓器 2 技術(shù)...
關(guān)于FPGA設(shè)計(jì)中多時(shí)鐘域和異步信號處理有關(guān)的問題
當(dāng)這些時(shí)鐘一啟動(dòng),它們之間存在一個(gè)固定的相位關(guān)系,如此可以避免任何建立時(shí)間和保持時(shí)間違規(guī)。只要時(shí)鐘沒有漂移,就沒有任何時(shí)序違規(guī)出現(xiàn),并且器件會(huì)如預(yù)想那樣工作。
基可編程邏輯器件實(shí)現(xiàn)濾波器分組級聯(lián)系統(tǒng)的設(shè)計(jì)
目前針對數(shù)字下變頻,除了采用多片DSP組成并行處理模塊外,一般都探索采用下變頻處理的高效算法。本文針對這些高效算法做了總結(jié),進(jìn)行合理的分組級聯(lián)并引入流水...
使用MAX16046系統(tǒng)管理IC進(jìn)行排序
CPU、ASIC、FPGA 和存儲(chǔ)器等復(fù)雜器件通常需要電源排序。MAX16046為排序、監(jiān)視和電源裕量調(diào)節(jié)提供高度集成的方案。本應(yīng)用筆記給出了使用具有特...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |