完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12596個(gè) 瀏覽:618265次 帖子:7907個(gè)
AMD FPGA在配置了適當(dāng)?shù)膯?dòng)模式后,上電即會(huì)按該模式去加載配置文件。以7系列FPGA為例,假設(shè)設(shè)置模式引腳M[2:0]=3’b001,上電后FPG...
FIFO是FPGA/IC設(shè)計(jì)中經(jīng)常使用到的模塊,它經(jīng)常被用在兩個(gè)模塊之間進(jìn)行數(shù)據(jù)的緩存,以避免數(shù)據(jù)在傳輸過程中丟失。同時(shí)FIFO也經(jīng)常被用在跨時(shí)鐘域處理中。
2024-10-25 標(biāo)簽:FPGAIC設(shè)計(jì)fifo 987 0
基于可編輯邏輯器件和VHDL語言實(shí)現(xiàn)猝發(fā)多脈沖產(chǎn)生系統(tǒng)的應(yīng)用方案
脈沖功率技術(shù)是一種功率壓縮技術(shù),以較低的輸入功率將能量緩慢存儲(chǔ)起來,隨后在極短時(shí)間內(nèi)釋放,以獲得極高的峰值輸出功率。該技術(shù)是應(yīng)國防科技需要而發(fā)展起來的一...
FPGA設(shè)計(jì)面臨的挑戰(zhàn)和解決方案
設(shè)計(jì)可靠的可編程邏輯門陣列(FPGA)對(duì)于不容故障的系統(tǒng)來說是一項(xiàng)具有挑戰(zhàn)性的任務(wù)。本文介紹FPGA設(shè)計(jì)的復(fù)雜性,重點(diǎn)關(guān)注如何在提高可靠性的同時(shí)管理隨之...
2024-08-06 標(biāo)簽:FPGAFPGA設(shè)計(jì)可編程邏輯門陣列 984 0
Signal tap邏輯分析儀的設(shè)計(jì)要求與使用教程
在之前的設(shè)計(jì)開發(fā)時(shí),利用modelsim得出中間某單元的數(shù)據(jù),并且輸入也是設(shè)計(jì)者在testbench中自己給出的。但是,實(shí)際應(yīng)用時(shí),外部輸入的信號(hào)不一定...
使用FPGA實(shí)現(xiàn)深度學(xué)習(xí)技術(shù)應(yīng)用
在圖像處理中,對(duì)RGB輸入圖像進(jìn)行噪聲去除等濾波處理,并頻繁地進(jìn)行RGB圖像的處理。在這種情況下,卷積過程往往是針對(duì)每個(gè)通道(R/G/B)獨(dú)立完成的,輸...
基于FPGA的原型設(shè)計(jì)對(duì)系統(tǒng)級(jí)驗(yàn)證的適用性
驗(yàn)證SoC困難的部分原因是它的狀態(tài)依賴于許多變量,包括它以前的狀態(tài)、輸入序列和SoC輸出的更廣泛的系統(tǒng)效應(yīng)(和可能的反饋)。 以實(shí)時(shí)連接到系統(tǒng)其他部分...
采用FPGA器件EPF10K30ATC144和VHDL語言實(shí)現(xiàn)多按鍵識(shí)別系統(tǒng)的設(shè)計(jì)
FPGA是一種可編程邏輯器件,它具有良好性能、極高的密度和極大的靈活性,外圍電路簡單可靠等特性。因此,該系統(tǒng)設(shè)計(jì)是由MCU、FPGA、按鍵等部分組成。6...
FPGA開發(fā)與學(xué)習(xí)連載:Verilog設(shè)計(jì)經(jīng)驗(yàn)談
Verilog中,用always塊設(shè)計(jì)組合邏輯電路時(shí),在賦值表達(dá)式右端參與賦值的所有信號(hào)都必須在 always @(敏感電平列表)中列出,always中...
基于Xilinx FPGA平臺(tái)和TI DSP平臺(tái)的編碼器應(yīng)用模塊的設(shè)計(jì)
隨著科學(xué)技術(shù)的飛速發(fā)展,自動(dòng)控制系統(tǒng)在各領(lǐng)域中的應(yīng)用越來越多,特別是計(jì)算機(jī)自動(dòng)控制系統(tǒng)已成為現(xiàn)代科學(xué)技術(shù)、軍事工程和現(xiàn)代工業(yè)等領(lǐng)域不可缺少的部分。因而,...
可實(shí)現(xiàn)滿足電源預(yù)算要求的FPGA設(shè)計(jì)
隨著便攜和以電池供電的應(yīng)用快速增加,低功耗設(shè)計(jì)已成為延長電池壽命所不可或缺的任務(wù)。此外,在決定產(chǎn)品尺寸、重量、和效率時(shí),功耗也扮演了重要角色。由于消費(fèi)性...
基于 FPGA 的目標(biāo)檢測(cè)網(wǎng)絡(luò)加速電路設(shè)計(jì)
目前主流的目標(biāo)檢測(cè)算法都是用CNN來提取數(shù)據(jù)特征,而CNN的計(jì)算復(fù)雜度比傳統(tǒng)算 法高出很多。同時(shí)隨著CNN不斷提高的精度,其網(wǎng)絡(luò)深度與參數(shù)的數(shù)量也在飛快...
2023-01-29 標(biāo)簽:fpga 979 0
在技術(shù)日中,英特爾推出了六款FPGA新產(chǎn)品和平臺(tái),其中包括:Agilex 3、Agilex 5、Agilex 7、Nios V軟核處理器、開放式FPGA...
2023-11-17 標(biāo)簽:fpga英特爾數(shù)據(jù)中心 979 0
FPGA在汽車行業(yè)中的價(jià)值體現(xiàn)
安全性同樣需要引起高度關(guān)注。越來越多傳感器、自動(dòng)控制和網(wǎng)絡(luò)連接的出現(xiàn),在給汽車帶來智能化、便捷化、舒適化體驗(yàn)的同時(shí),也讓系統(tǒng)更加容易遭受惡意攻擊。
通過交互式用戶界面和CompactRIO實(shí)現(xiàn)變壓器監(jiān)測(cè)系統(tǒng)的設(shè)計(jì)
配電變壓器是配電系統(tǒng)的重要組成部分。我們決定開發(fā)一套遠(yuǎn)程系統(tǒng)以實(shí)現(xiàn)對(duì)變壓器的定期監(jiān)測(cè),因?yàn)槿斯z測(cè)的成本較高,不夠經(jīng)濟(jì)。雖然我們很早以前就需要對(duì)變壓器進(jìn)...
利用中間件可將Zynq SoC轉(zhuǎn)變?yōu)閯?dòng)態(tài)再分配處理平臺(tái)
過去三十多年來,F(xiàn)PGA 技術(shù)已從最初帶有少量寄存器的可編程邏輯陣列演變?yōu)槿缃裎覀兯吹降母呒?jí)集成式系統(tǒng)器件。大約在十多年前,各大廠商首次開始在他們的F...
LiteX 框架為創(chuàng)建 FPGA 內(nèi)核/SoC、探索各種數(shù)字設(shè)計(jì)架構(gòu)和創(chuàng)建完整的基于 FPGA 的系統(tǒng)提供了方便高效的基礎(chǔ)架構(gòu)。
對(duì)于數(shù)字設(shè)計(jì)人員來講,只要信號(hào)從一個(gè)時(shí)鐘域跨越到另一個(gè)時(shí)鐘域,那么就可能發(fā)生亞穩(wěn)態(tài)。我們稱為“跨時(shí)鐘域”即“Clock Domain Crossing”...
用DE1-SOC進(jìn)行硬件加速的2D N-Body重力模擬器設(shè)計(jì)
該項(xiàng)目的目標(biāo)是創(chuàng)建一個(gè)用DE1-SOC進(jìn)行硬件加速的2D N-Body重力模擬器。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |