完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12600個(gè) 瀏覽:618501次 帖子:7908個(gè)
基于FPGA的數(shù)字式心率計(jì)的設(shè)計(jì)實(shí)現(xiàn)
心率計(jì)是常用的醫(yī)學(xué)檢查設(shè)備,實(shí)時(shí)準(zhǔn)確的心率測(cè)量在病人監(jiān)控、臨床治療及體育競(jìng)賽等方面都有著廣泛的應(yīng)用。心率測(cè)量包括瞬時(shí)心率測(cè)量和平均心率測(cè)量。瞬時(shí)心率不僅...
在FPGA高速AD采集設(shè)計(jì)中的PCB布線解決方案淺析
在FPGA高速AD采集設(shè)計(jì)中,PCB布線差會(huì)產(chǎn)生干擾。今天小編為大家介紹一些布線解決方案。
FPGA到最后自然是規(guī)模越來(lái)越大,編譯時(shí)間越來(lái)越長(zhǎng)。解決問題的方法通常來(lái)說(shuō)應(yīng)該從工具和設(shè)計(jì)入手。
純數(shù)字電路的FPGA,實(shí)現(xiàn)平方根是比較麻煩的
如圖,使用CORDIC算法計(jì)算平方根,F(xiàn)PGA資源的使用情況。邏輯單元使用了10%,乘法器使用的6個(gè),片上ram只是用的不到1%。可以說(shuō)在資源有限的情況...
AD9361芯片進(jìn)行數(shù)據(jù)接口邏輯代碼的編寫
本文通過以高速AD9361芯片為例進(jìn)行數(shù)據(jù)接口邏輯代碼的編寫,利用SelectIO IP快速高效完成芯片驅(qū)動(dòng)的生成。
2022-07-01 標(biāo)簽:fpga芯片數(shù)據(jù)接口 7021 0
使用VIvado封裝自定IP并使用IP創(chuàng)建工程
在FPGA實(shí)際的開發(fā)中,官方提供的IP并不是適用于所有的情況,需要根據(jù)實(shí)際修改,或者是在自己設(shè)計(jì)的IP時(shí),需要再次調(diào)用時(shí),我們可以將之前的設(shè)計(jì)封裝成自定...
基于FPGA系統(tǒng)的DDR2電路設(shè)計(jì)
每片DDR2存儲(chǔ)器的容量為1Gb,兩片DDR2芯片組合,得到總?cè)萘繛?Gb。單DDR2存儲(chǔ)器為16bit,兩片存儲(chǔ)器共用控制線和地址線,數(shù)據(jù)線并列,即組...
基于FPGA的DDS芯片實(shí)現(xiàn)雷達(dá)線性調(diào)頻信號(hào)系統(tǒng)的設(shè)計(jì)
線性調(diào)頻信號(hào)可以獲得較大的壓縮比,有著良好的距離分辨率和徑向速度分辨率,所以線性調(diào)頻信號(hào)作為雷達(dá)系統(tǒng)中一種常用的脈沖壓縮信號(hào),已經(jīng)廣泛應(yīng)用于高分辨率雷達(dá)...
介紹FPGA約束原理,理解約束的目的為設(shè)計(jì)服務(wù),是為了保證設(shè)計(jì)滿足時(shí)序要求,指導(dǎo)FPGA工具進(jìn)行綜合和實(shí)現(xiàn),約束是Vivado等工具努力實(shí)現(xiàn)的目標(biāo)。所以...
一文解讀IIC總線的FPGA實(shí)現(xiàn)原理及過程
本文首先介紹了IIC總線概念和IIC總線硬件結(jié)構(gòu),其次介紹了IIC總線典型應(yīng)用,最后詳細(xì)介紹了IIC總線的FPGA實(shí)現(xiàn)原理及實(shí)現(xiàn)過程。
基于FPGA的信號(hào)發(fā)生器系統(tǒng)結(jié)構(gòu)分析
本設(shè)計(jì)相位累加器設(shè)定為32位,正弦表數(shù)據(jù)為8位,因此在ROM查找表里的容量為232×8=34,359,738,368(bits),在理論上這可以獲得精細(xì)...
2022-06-21 標(biāo)簽:fpga寄存器信號(hào)發(fā)生器 6991 1
一種FPGA實(shí)現(xiàn)看門狗電路功能的設(shè)計(jì)
在通信及數(shù)字系統(tǒng)中,單片機(jī)以及DSP等電路如果出現(xiàn)設(shè)計(jì)缺陷,或者受到意外干擾,將會(huì)導(dǎo)致系統(tǒng)不能正常運(yùn)行,死機(jī)現(xiàn)象時(shí)有發(fā)生,給整體電路造成較大的危害,當(dāng)出...
什么是OpenCL?面向FPGA的OpenCL有何優(yōu)點(diǎn)?
很多工程師朋友對(duì)OpenCL以及Altera相關(guān)開發(fā)套件非常感興趣,也有很多問題提出。這里發(fā)一篇小小的技術(shù)普及文章,以供大家參考學(xué)習(xí),歡迎參考、擴(kuò)散...
FPGA 最初的應(yīng)用領(lǐng)域也是傳統(tǒng)的應(yīng)用領(lǐng)域,通信領(lǐng)域,但隨著信息產(chǎn)業(yè)以及微電子計(jì)數(shù)發(fā)展,F(xiàn)PGA的應(yīng)用范圍編輯航空航天、汽車、醫(yī)療、工業(yè)控制等領(lǐng)域。下面...
基于FPGA+ARM多路千兆以太網(wǎng)通信接口設(shè)計(jì)
隨著人工智能、大數(shù)據(jù)和物聯(lián)網(wǎng)等新興技術(shù)的發(fā)展,原始數(shù)據(jù)井噴式地涌現(xiàn)出來(lái),這也對(duì)接口提出了更高的要求[1?2],高速、可靠的傳輸接口往往是整個(gè)項(xiàng)目的技術(shù)關(guān)鍵。
ZYNQ-7000如何生成從Flash和SD卡啟動(dòng)的鏡像文件
ZYNQ-7000如何生成從Flash和SD卡啟動(dòng)的鏡像文件 將PL與PS部分一起使用,并且通過JTAG下載到板子運(yùn)行。對(duì)于ZYNQ,有多種啟動(dòng)方式,比...
淺析2018人工智能曲線五個(gè)階段的關(guān)鍵技術(shù)
工智能被廣為關(guān)注,但是一些想法恐難達(dá)到預(yù)期。本成熟度曲線將追蹤AI基本趨勢(shì)和未來(lái)創(chuàng)新,以確定人工智能技術(shù)發(fā)展的范圍、狀態(tài)、價(jià)值和風(fēng)險(xiǎn)。
2018-08-08 標(biāo)簽:FPGA神經(jīng)網(wǎng)絡(luò)人工智能 6942 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |