完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12600個(gè) 瀏覽:618526次 帖子:7908個(gè)
如何使用OpenCL輕松實(shí)現(xiàn)FPGA應(yīng)用編程
實(shí)現(xiàn)這一編程思想的轉(zhuǎn)變,是因?yàn)?FPGA 借助 OpenCL 實(shí)現(xiàn)了編程,程序員只需要通過 C/C++ 添加適當(dāng)?shù)?pragma 就能實(shí)現(xiàn) FPGA 編...
2020-07-16 標(biāo)簽:fpgagpu深度學(xué)習(xí) 6939 0
基于FPGA的GigE Vison IP設(shè)計(jì)要點(diǎn)分析
本文簡(jiǎn)要描述基于FPGA和萬兆網(wǎng)的GigE Vison IP設(shè)計(jì)方案。 一、GigE Vsion協(xié)議要點(diǎn) GigE Vison協(xié)議基于普通的以太網(wǎng)物理鏈...
2020-11-11 標(biāo)簽:fpga以太網(wǎng)GigE Vision 6936 1
實(shí)現(xiàn)ARM9與FPGA的并口通信的兩種方式
并口通信是最常用基礎(chǔ)功能,實(shí)現(xiàn)ARM9與FPGA的并口通信有兩種方式,一種頗為巧妙,利用SMC(Static Memory Controllor),其中...
CPLD通常用于實(shí)現(xiàn)前面提到的簡(jiǎn)單組合邏輯功能,并負(fù)責(zé)“引導(dǎo)”FPGA以及控制整個(gè)電路板的復(fù)位和引導(dǎo)順序。
從時(shí)鐘引腳進(jìn)入FPGA后在內(nèi)部傳播路徑
時(shí)鐘網(wǎng)絡(luò)反映了時(shí)鐘從時(shí)鐘引腳進(jìn)入FPGA后在FPGA內(nèi)部的傳播路徑。
2019-09-10 標(biāo)簽:fpga 6917 0
FPGA quartus ii里的靜態(tài)時(shí)序分析
在fpga工程中加入時(shí)序約束的目的: 1、給quartusii 提出時(shí)序要求; 2、quartusii 在布局布線時(shí)會(huì)盡量?jī)?yōu)先去滿足給出的時(shí)序要求; 3...
在數(shù)字系統(tǒng)的設(shè)計(jì)中,F(xiàn)PGA+ARM 的系統(tǒng)架構(gòu)得到了越來越廣泛的應(yīng)用,F(xiàn)PGA主要實(shí)現(xiàn)高速數(shù)據(jù)的處理;ARM 主要實(shí)現(xiàn)系統(tǒng)的流程控制.人機(jī)交互.外部通...
FPGA學(xué)習(xí)系列:19. rom到數(shù)碼管顯示設(shè)計(jì)
設(shè)計(jì)背景: rom是讀寫的的靜態(tài)存儲(chǔ)單元,在我們的設(shè)計(jì)中我們會(huì)經(jīng)常用到,數(shù)碼管模塊同樣的大大小小的設(shè)計(jì)還是工程應(yīng)用中都有這至關(guān)重要的作用。 設(shè)計(jì)原理 :...
一種基于fpga的多軸控制器,可以控制多軸電機(jī)的運(yùn)動(dòng)
介紹了一種基于fpga的多軸控制器,控制器主要由arm7(LPC2214)和fpga(EP2C5T144C8)及其外圍電路組成,用于同時(shí)控制多路電機(jī)的運(yùn)...
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十章PS端RTC中斷實(shí)驗(yàn)
實(shí)驗(yàn)中通過簡(jiǎn)單的修改Vitis的例程,就完成了RTC,中斷的應(yīng)用,看似簡(jiǎn)單的操作,但蘊(yùn)含了豐富的知識(shí),我們需要非常了解RTC的原理、中斷的原理,這些基本...
2021-01-26 標(biāo)簽:fpga實(shí)時(shí)時(shí)鐘RTC 6902 0
如何通過 EMIB 幫助FPGA家族芯片實(shí)現(xiàn)帶寬大漲的部分細(xì)節(jié)分析
英特爾的“嵌入式多芯片互連橋接”(EMIB)技術(shù),或許是本年度芯片設(shè)計(jì)領(lǐng)域的一大趣事。其使得英特爾可以在同一片基板上連接不同的異構(gòu)部件(heteroge...
FIR數(shù)字濾波器的設(shè)計(jì)及驗(yàn)證方案
一 .濾波器介紹 濾波器是一種用來減少,消除干擾的電器部件,有對(duì)特定頻率的頻點(diǎn)或該頻點(diǎn)以外的頻率信號(hào)進(jìn)行有效濾除,從而實(shí)現(xiàn)消除干擾、獲取特定頻率信號(hào)的功...
FPGA功耗的詳細(xì)介紹讓你實(shí)現(xiàn)FPGA的低功耗設(shè)計(jì)
功耗是我們關(guān)注的設(shè)計(jì)焦點(diǎn)之一,優(yōu)秀的器件設(shè)計(jì)往往具備低功耗特點(diǎn)。在前兩篇文章中,小編對(duì)基于Freez技術(shù)的低功耗設(shè)計(jì)以及FPGA低功耗設(shè)計(jì)有所介紹。為增...
淺談Ultrascale、Ultrascale+ Serdes與7 Series GTX/GTH的區(qū)別
在Serdes流行之前,芯片之間的數(shù)據(jù)傳輸主要靠低俗串行接口和并行接口,存在諸如傳輸速率低、占用IO數(shù)量多、硬件連接復(fù)雜化等弊端。Serdes的出現(xiàn)簡(jiǎn)化...
2022-08-02 標(biāo)簽:fpgaXilinxUltraScale 6888 0
賽靈思FPGA中LVDS差分高速傳輸?shù)膶?shí)現(xiàn)
低壓差分傳送技術(shù)是基于低壓差分信號(hào)(Low Volt-agc Differential signaling)的傳送技術(shù),從一個(gè)電路板系統(tǒng)內(nèi)的高速信號(hào)傳送...
基于Xilinx FPGA和VHDL的數(shù)字秒表設(shè)計(jì)與仿真實(shí)現(xiàn)
文中著重介紹了一種基于FPGA利用VHDL硬件描述語言的數(shù)字秒表設(shè)計(jì)方法,在設(shè)計(jì)過程中使用基于VHDL的EDA工具M(jìn)odelSim對(duì)各個(gè)模塊仿真驗(yàn)證,并...
CAN與串口類似,都是異步通信,利用兩根差分線來進(jìn)行信號(hào)的傳輸。
大家好,又到了每日學(xué)習(xí)的時(shí)間了,今天我們來聊一聊基于FPGA的異步FIFO的實(shí)現(xiàn)。 一、FIFO簡(jiǎn)介 FIFO是英文First In First Out...
2018-06-21 標(biāo)簽:FPGA 6868 0
簡(jiǎn)化的RISC CPU設(shè)計(jì)解析
算術(shù)邏輯運(yùn)算單元 根據(jù)輸入的8種不同操作碼分別實(shí)現(xiàn)相應(yīng)的加、與、異或、跳轉(zhuǎn)等8種基本操作運(yùn)算。利用這幾種基本運(yùn)算可以實(shí)現(xiàn)很多種其它運(yùn)算以及邏輯判斷等操作。
在FPGA和DSP兩種處理器之間實(shí)現(xiàn)SRIO協(xié)議的方法
隨著高性能信號(hào)處理系統(tǒng)對(duì)運(yùn)算速度、通信速率等要求的不斷提高,單獨(dú)的處理器(如FPGA或DSP)無法滿足高速實(shí)時(shí)信號(hào)處理的需求。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |