三相橋式全控整流電路仿真設(shè)計

每個時刻均需要兩個晶閘管同時導(dǎo)通，形成向負載供電的回路，其中一個晶閘管是共陰極組的，一個是共陽極組的，且不能為同一組的晶閘管。

2023-07-12 標(biāo)簽：整流器鎖相環(huán)晶閘管 5.3萬 0

如何理解跟網(wǎng)型和構(gòu)網(wǎng)型變流器的工作原理？

儲能變流器（或逆變器）的工作模式大致可分為跟網(wǎng)型和構(gòu)網(wǎng)型。

2023-05-24 標(biāo)簽：逆變器電力系統(tǒng)PLL電路 3.1萬 0

一文讀懂PCI-Express硬件接口

PCIe接口全稱PCI Express，由PCI-SIG組織發(fā)布的用于替代PCI總路線的新一代高速串行總線與接口。

2023-06-25 標(biāo)簽：示波器PLL電路PCIe接口 1.4萬 0

什么叫模擬芯片 模擬芯片是干什么用的 模擬芯片有哪些特點

集成電路設(shè)計行業(yè)專業(yè)性強、復(fù)雜程度高、迭代速度快，具有較高的技術(shù)門檻。

2023-08-07 標(biāo)簽：集成電路放大器電源管理芯片 1.4萬 0

pll頻率合成器工作原理與pll頻率合成器的原理圖解釋

pll頻率合成器工作原理與pll頻率合成器的原理圖解釋 我們要搞清楚pll頻率合成器工作原理與pll頻率合成器的原理圖就要先搞清楚pll和頻率合成器的概...

2023-02-24 標(biāo)簽：鎖相環(huán)頻率合成器pll 1.0萬 0

PLL環(huán)路參數(shù)的計算及建模

盡管基本PLL自其出現(xiàn)之日起幾乎保持原樣，但是使用不同技術(shù)制作及滿足不同應(yīng)用要求的PLL的實現(xiàn)一直給設(shè)計者提出挑戰(zhàn)。

2023-10-30 標(biāo)簽：電荷泵壓控振蕩器VDD 1.0萬 0

SDC是如何煉成的？create_generated_clock花式定義方法

從最早的芯片規(guī)格定義分解出系統(tǒng)所需要的時鐘和頻率，以及各個模塊需要的時鐘和頻率。

2023-06-27 標(biāo)簽：SoC芯片驅(qū)動電路SDC 8956 0

什么是抖動？抖動的幾個重要概念及其測量方法

隨著通信系統(tǒng)中的時鐘速率邁入GHz級，抖動在數(shù)字設(shè)計領(lǐng)域中日益得到人們的重視。在高速系統(tǒng)中，時鐘或振蕩器波形的時序誤差會限制一個數(shù)字I/O接口的最大速率...

2023-08-11 標(biāo)簽：時鐘發(fā)生器數(shù)字電路RMS 8408 0

關(guān)于MUX時序約束的兩個例子

時鐘設(shè)計的一般原則是在靠近時鐘源頭的地方將各種所用頻率時鐘都產(chǎn)生，再引給內(nèi)部邏輯使用，并且最好用一個模塊單獨處理，所以兩個輸入時鐘一般來自端口輸入或PL...

2023-12-01 標(biāo)簽：MuxSRC時序約束 6944 0

SerDes-PHY結(jié)構(gòu)是由哪些部分組成的？差分傳輸?shù)膬?yōu)勢有哪些？

SerDes是串化（Serializer）和解串（Deserializer）的簡稱，下圖給出了PHY的簡圖。發(fā)送端發(fā)送并行數(shù)據(jù)，時鐘由ref_clk經(jīng)過...

2023-08-16 標(biāo)簽：PHY電磁場EMI設(shè)計 6585 0

常用的數(shù)模混合PLL的兩種經(jīng)典結(jié)構(gòu)

頻率合成器一般分為直接合成模擬式頻率合成器、鎖相環(huán)頻率合成器、直接數(shù)字頻率合成器(DDS)。

2023-07-06 標(biāo)簽：鎖相環(huán)頻率合成器低通濾波器 5987 0

串并聯(lián)阻抗的等效互換

本期先補充學(xué)習(xí)一下本科課程中講到的串并聯(lián)阻抗的等效互換（雖然很簡單，但重點是在工程中怎么用這個知識點），隨后以LC-tank PLL中的電容陣列為例

2023-10-30 標(biāo)簽：VCOLC振蕩器寄生電容 5709 0

以xa-vcs為例如何進行cosim仿真驗證？

**1 ** 層級關(guān)系 曾經(jīng)我一直認為cosim最頂層必須是一個數(shù)字頂層，其實不然。具體使用哪個做頂層要看項目，以數(shù)字為頂層的好處是，模擬仿真的結(jié)果都轉(zhuǎn)...

2023-10-31 標(biāo)簽：EDA工具加法器電平轉(zhuǎn)換 5416 0

探討下clock的基本定義（下）

要探討今天的主題，首先需要跟大家一起學(xué)習(xí)下clock latency這個基本概念。Clock latency通俗意義上是指clock定義點到clock ...

2023-07-06 標(biāo)簽：PADPIN管PLL電路 5061 0

數(shù)字設(shè)計中常見的時鐘產(chǎn)生電路和時鐘類型

奇數(shù)個反相器首尾相連即構(gòu)成環(huán)形振蕩器（簡稱 **「“環(huán)振”」** ），每個反相器兩端出現(xiàn)周期性振蕩信號。

2023-06-02 標(biāo)簽：鎖相環(huán)反相器晶體振蕩器 4818 0

SDC是如何煉成的？怎么去驗收SDC呢？

STA是由SDC驅(qū)動的，所以SDC的完整性、正確性和一致性直接決定著綜合、布局布線以及STA的有效性。

2023-06-28 標(biāo)簽：RTLSTASDC 4750 0

模擬IC設(shè)計原理圖4：鎖相環(huán)(PLL)的工作原理

鎖相環(huán)是一種反饋系統(tǒng)，其中電壓控制振蕩器和相位比較器相互連接，使得振蕩器頻率(相位)可以準(zhǔn)確跟蹤施加的頻率或相位調(diào)制信號的頻率。

2023-10-30 標(biāo)簽：鎖相環(huán)IC設(shè)計分頻器 4709 0

針對直流偏移和諧波干擾的單相鎖相環(huán)

針對電網(wǎng)普遍存在的直流偏移和諧波干擾問題，提出一種基于二階廣義積分器鎖相環(huán)（SOGI-PLL）的改進型鎖相環(huán)算法。

2023-10-30 標(biāo)簽：信號發(fā)生器帶通濾波器PI控制器 4267 0

混頻相位噪聲的惡化問題解析

號友發(fā)過來想要溝通的內(nèi)容，“實際應(yīng)用中混頻相位噪聲與理論相差還是比較大。相位噪聲比較低的時候?！?/p>

2023-09-19 標(biāo)簽：RF信號混頻器ADS仿真 4022 0