處理以太網(wǎng)幀以及IP，UDP和ARP的模塊

頂層千兆和10G MAC模塊是eth_mac_ *，具有各種接口，并且?guī)в?不帶有FIFO。頂層10G PCS/PMA PHY模塊為eth_phy_10...

2022-06-30 標(biāo)簽：以太網(wǎng)Verilog數(shù)據(jù)包 1319 0

20GB英特爾芯片機(jī)密數(shù)據(jù)被黑客竊取并分享！

這些曝光的數(shù)據(jù)稱之為“Intel exconfidential Lake”，黑客聲稱這些數(shù)據(jù)沒有在任何地方公布過，而且大部分信息都處于嚴(yán)格的保密協(xié)議（N...

2022-10-20 標(biāo)簽：英特爾Verilog源代碼 1255 0

為了方便仿真這樣寫個ROM

系統(tǒng)函數(shù)$readmemh和$readmemb分別用來讀取十六進(jìn)制文件和二進(jìn)制文件。貌似沒有讀十進(jìn)制的。txt中的數(shù)據(jù)每行一個不需要逗號和最后一個數(shù)據(jù)后...

2022-12-21 標(biāo)簽：asicROMVerilog 1196 0

博客園正式支持Verilog語法著色功能

以前在貼Verilog代碼時，都只能挑C++或者C#的語法著色，但兩者的主題詞畢竟不太一樣，透過dudu的幫助，我將Verilog 2001年的主題詞加...

2011-05-10 標(biāo)簽：Verilog博客園 1154 0

如何將算法“翻譯”成Verilog？

然而再復(fù)雜的算法，在設(shè)計(jì)工程師的眼里，也就是一堆數(shù)學(xué)公式，算法設(shè)計(jì)者也應(yīng)該盡量做簡單的算法實(shí)現(xiàn)，比如除法，求冪次方、開平方等復(fù)雜運(yùn)算到了設(shè)計(jì)工程師這里都...

2022-11-03 標(biāo)簽：算法Verilog 1128 0

Verilog基礎(chǔ)知識

對于Verilog描述初學(xué)者來說，最難的莫過于編寫測試代碼并判斷自己寫的是否正確。在這里我推薦一個HDL描述練習(xí)網(wǎng)站，這個網(wǎng)站上的練習(xí)題無需自己編寫測試...

2022-08-03 標(biāo)簽：VerilogHDL代碼 1118 0

針對C語言編程者的Verilog開發(fā)指南實(shí)例

針對C語言編程者的Verilog開發(fā)指南實(shí)例 本文舉例說明了如何用軟件實(shí)現(xiàn)脈寬調(diào)制(PWM)，如何將該設(shè)計(jì)轉(zhuǎn)換成一個可以在FPGA中運(yùn)行的邏輯塊，并能利用

2009-12-27 標(biāo)簽：Verilog 1062 0

$unit聲明空間

對unit聲明空間中定義的任何更改都需要重新編譯構(gòu)成設(shè)計(jì)和驗(yàn)證測試臺的所有源代碼，因?yàn)槿魏蔚胤降娜魏挝募伎梢詿o需導(dǎo)入地使用該定義。許多軟件工具不會強(qiáng)制...

2022-06-21 標(biāo)簽：模塊Verilog編譯 961 0

智能行業(yè)將數(shù)據(jù)放在首位

　　雖然過去機(jī)器銷售是他們的主要業(yè)務(wù)，但創(chuàng)新的機(jī)器制造商已經(jīng)開始向客戶提供預(yù)測性維護(hù)服務(wù)合同，以減少生產(chǎn)線停機(jī)。該行業(yè)越來越多的參與者將重點(diǎn)轉(zhuǎn)向服務(wù)收入...

2022-09-10 標(biāo)簽：傳感器Verilogvhdl 888 0