完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > vivado
Vivado設(shè)計(jì)套件,是FPGA廠商賽靈思公司2012年發(fā)布的集成設(shè)計(jì)環(huán)境。包括高度集成的設(shè)計(jì)環(huán)境和新一代從系統(tǒng)到IC級(jí)的工具,這些均建立在共享的可擴(kuò)展數(shù)據(jù)模型和通用調(diào)試環(huán)境基礎(chǔ)上。
文章:628個(gè) 瀏覽:70040次 帖子:938個(gè)
Vivado的Implementation階段約束報(bào)警告?
前言:本文章為FPGA問答系列,我們會(huì)定期整理FPGA交流群(包括其他FPGA博主的群)里面 有價(jià)值 的問題,并匯總成文章,如果問題多的話就每周整理一期...
編寫 HDL 通常是 FPGA 開發(fā)中耗時(shí)最少的部分,最具挑戰(zhàn)性和最耗時(shí)的部分可能是驗(yàn)證。根據(jù)最終應(yīng)用程序,驗(yàn)證可能非常簡(jiǎn)單,也可能非常復(fù)雜,簡(jiǎn)單的話只...
本系統(tǒng)中,Basys3的MicroBlaze模塊調(diào)用基于AXI協(xié)議的UART IP核,通過AXI總線實(shí)現(xiàn)MicroBlaze-UART之間的通信,完成串口打印。
2023-08-02 標(biāo)簽:FPGA設(shè)計(jì)連接器RTL 2.2k 0
在Zynq裸機(jī)設(shè)計(jì)中使用視覺庫(kù)L1 remap函數(shù)的示例
本篇博文旨在演示如何在 Zynq 設(shè)計(jì)中使用 Vitis 視覺庫(kù)函數(shù) (remap) 作為 HLS IP,然后在 Vitis 中使用該函數(shù)作為平臺(tái)來運(yùn)行...
fpga時(shí)序分析案例 調(diào)試FPGA經(jīng)驗(yàn)總結(jié)
今天跟大家分享的內(nèi)容很重要,也是調(diào)試FPGA經(jīng)驗(yàn)的總結(jié)。隨著FPGA對(duì)時(shí)序和性能的要求越來越高,高頻率、大位寬的設(shè)計(jì)越來越多。在調(diào)試這些FPGA樣機(jī)時(shí),...
FPGA時(shí)序分析-建立時(shí)間和保持時(shí)間裕量都是inf怎么解決呢?
今天有個(gè)小伙伴遇到一個(gè)問題,就是在vivado里面綜合后看到的建立時(shí)間和保持時(shí)間裕量都是inf,我們來看看怎么解決這個(gè)問題。
2023-07-30 標(biāo)簽:fpgaFPGA設(shè)計(jì)寄存器 2k 0
基于Digilent basys 3開發(fā)板的FPGA示波器設(shè)計(jì)
首先,AD模塊對(duì)模擬信號(hào)進(jìn)行采樣,觸發(fā)電路根據(jù)采樣信號(hào)判斷觸發(fā)條件(例如:上升沿觸發(fā))。滿足觸發(fā)條件后,連續(xù)采樣一定數(shù)量的點(diǎn)(本系統(tǒng)中為640個(gè)點(diǎn)),存...
Vivado系列之TCL549驅(qū)動(dòng)設(shè)計(jì)
? 系統(tǒng)性的掌握技術(shù)開發(fā)以及相關(guān)要求,對(duì)個(gè)人就業(yè)以及職業(yè)發(fā)展都有著潛在的幫助,希望對(duì)大家有所幫助。本次帶來Vivado系列,TLC549驅(qū)動(dòng)設(shè)計(jì)。話不多...
2023-07-27 標(biāo)簽:數(shù)模轉(zhuǎn)換驅(qū)動(dòng)設(shè)計(jì)Vivado 2.3k 0
AXI VIP當(dāng)作master時(shí)如何使用?
?AXI接口雖然經(jīng)常使用,很多同學(xué)可能并不清楚Vivado里面也集成了AXI的Verification IP,可以當(dāng)做AXI的master、pass t...
基于fpga的信號(hào)發(fā)生器設(shè)計(jì)方案
信號(hào)發(fā)生器能夠產(chǎn)生頻率波形可調(diào)的信號(hào)輸出,目前僅限于1Hz~4999Hz頻率范圍,波形可選擇三角波,方波,鋸齒波,以及正弦波。本系統(tǒng)在Basys3上構(gòu)建...
2023-07-26 標(biāo)簽:fpgaHDL信號(hào)發(fā)生器 3.5k 0
Modelsim是十分常用的外部仿真工具,在Vivado中也可以調(diào)用Modelsim進(jìn)行仿真,下面將介紹如何對(duì)vivado進(jìn)行配置并調(diào)用Modelsim...
在Vivado中利用Report QoR Suggestions提升QoR
Report QoR Suggestions (RQS) 可識(shí)別設(shè)計(jì)問題,并提供工具開關(guān)和可影響工具行為的設(shè)計(jì)單元屬性的解決方案,即便在無法自動(dòng)執(zhí)行解決...
2023-07-19 標(biāo)簽:fpgaFPGA設(shè)計(jì)REPORT 2.1k 0
FPGA設(shè)計(jì)中動(dòng)態(tài)時(shí)鐘的使用方法
時(shí)鐘是每個(gè) FPGA 設(shè)計(jì)的核心。如果我們正確地設(shè)計(jì)時(shí)鐘架構(gòu)、沒有 CDC 問題并正確進(jìn)行約束設(shè)計(jì),就可以減少與工具斗爭(zhēng)的時(shí)間。
2023-07-12 標(biāo)簽:FPGA設(shè)計(jì)寄存器CDC 1.7k 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |