完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>
電子發(fā)燒友網(wǎng)技術(shù)文庫(kù)為您提供最新技術(shù)文章，最實(shí)用的電子技術(shù)文章，是您了解電子技術(shù)動(dòng)態(tài)的最佳平臺(tái)。
今天有個(gè)小伙伴遇到一個(gè)問(wèn)題，就是在vivado里面綜合后看到的建立時(shí)間和保持時(shí)間裕量都是inf，我們來(lái)看看怎么解決這個(gè)問(wèn)題。...
雙擊桌面圖標(biāo)打開(kāi)Vivado 2017.2，或者選擇開(kāi)始>所有程序>Xilinx Design Tools> Vivado 2017.2>Vivado 2017.2；...
? AMD-XILINX FPGA密鑰存儲(chǔ)支持兩種模式： 1）BBRAM電池供電存儲(chǔ) 已有公開(kāi)文獻(xiàn)發(fā)表，可通過(guò)激光注入讀取BBRAM中保存的明文密鑰，且BBRAM需要電池供電，應(yīng)用可靠性大大降低。...
首先，AD模塊對(duì)模擬信號(hào)進(jìn)行采樣，觸發(fā)電路根據(jù)采樣信號(hào)判斷觸發(fā)條件（例如：上升沿觸發(fā)）。滿足觸發(fā)條件后，連續(xù)采樣一定數(shù)量的點(diǎn)（本系統(tǒng)中為640個(gè)點(diǎn)），存儲(chǔ)到RAM中。...
對(duì)于一個(gè)軟件開(kāi)發(fā)人員，可能聽(tīng)說(shuō)過(guò) FPGA，甚至在大學(xué)課程設(shè)計(jì)中，可能拿FPGA做過(guò)計(jì)算機(jī)體系架構(gòu)相關(guān)的驗(yàn)證，但是對(duì)于它的第一印象可能覺(jué)得這是硬件工程師干的事兒。...
在生活中，數(shù)模轉(zhuǎn)換的例子到處可見(jiàn)。但是在我們做FPGA設(shè)計(jì)時(shí)，需要對(duì)數(shù)字信號(hào)進(jìn)行處理，但是，不是所有的信號(hào)都是以數(shù)字信號(hào)的形式體現(xiàn)的，比如光信號(hào)、聲信號(hào)、電信號(hào)等等。...
智能服務(wù)器適配器或智能網(wǎng)卡（SmartNIC）通過(guò)從服務(wù)器的CPU上卸載網(wǎng)絡(luò)處理工作負(fù)載和任務(wù)，提高云端和私有數(shù)據(jù)中心中的服務(wù)器性能。...
注：本篇是一個(gè)需求分析，不涉及具體的FPGA型號(hào)和工具的使用。...
信號(hào)發(fā)生器能夠產(chǎn)生頻率波形可調(diào)的信號(hào)輸出，目前僅限于1Hz~4999Hz頻率范圍，波形可選擇三角波，方波，鋸齒波，以及正弦波。本系統(tǒng)在Basys3上構(gòu)建了一個(gè)簡(jiǎn)易信號(hào)發(fā)生器。...
I2C 協(xié)議提供了 3 種速度模式：正常速度模式 100kbit/s、快速模式 400kbit/s、高速模式3.5Mbit/s。SCL 輸出的時(shí)鐘信號(hào)頻率和速度模式一致。程序內(nèi)部使用 5 倍 SCL 信號(hào)作為時(shí)鐘，而 FPGA 外部時(shí)鐘需要經(jīng)過(guò)分頻得到程序內(nèi)部使用的時(shí)鐘。...
其中待測(cè)設(shè)計(jì)就是我們整個(gè)的邏輯設(shè)計(jì)模塊，在線邏輯分析儀也同樣是在FPGA設(shè)計(jì)中。通過(guò)一個(gè)或多個(gè)探針來(lái)采集希望觀察的信號(hào)。然后通過(guò)JTAG接口，將捕獲到的數(shù)據(jù)通過(guò)下載器回傳給我們的用戶界面，以便我們進(jìn)行觀察。...
設(shè)經(jīng)過(guò)AD采集得到的輸入序列為x(n)，其通過(guò)單位沖激響應(yīng)為h(n)的因果FIR濾波器后，輸出y(n)在時(shí)域可表示為線性卷積和的形式...
FPGA（Field-Programmable Gate Array）可以使用多種編程語(yǔ)言進(jìn)行編程，具體選擇的編程語(yǔ)言取決于開(kāi)發(fā)人員的偏好、設(shè)計(jì)需求和FPGA開(kāi)發(fā)工具的支持。...
“全局時(shí)鐘和第二全局時(shí)鐘資源”是FPGA同步設(shè)計(jì)的一個(gè)重要概念。合理利用該資源可以改善設(shè)計(jì)的綜合和實(shí)現(xiàn)效果；如果使用不當(dāng)，不但會(huì)影響設(shè)計(jì)的工作頻率和穩(wěn)定性等，甚至?xí)?dǎo)致設(shè)計(jì)的綜合、實(shí)現(xiàn)過(guò)程出錯(cuò)。Xilinx FPGA7系列分為全局時(shí)鐘(Global clock)和局部時(shí)鐘(Regional cloc...
平均通信效率低：SoC中采用基于獨(dú)占機(jī)制的總線架構(gòu)，其各個(gè)功能模塊只有在獲得總線控制權(quán)后才能和系統(tǒng)中其他模塊進(jìn)行通信；從整體來(lái)看，一個(gè)模塊取得總線仲裁權(quán)進(jìn)行通信時(shí)，系統(tǒng)中的其他模塊必須等待，直到總線空閑。...
設(shè)計(jì)師能夠充分利用英特爾 FPGA 的 DSP 性能、帶寬和其他功能特性來(lái)實(shí)現(xiàn)片上系統(tǒng)設(shè)計(jì)，消除單獨(dú)使用組件來(lái)執(zhí)行語(yǔ)音處理任務(wù)的需求，進(jìn)而減少成本，特別是多通道音頻應(yīng)用的成本。...
FIFO的英文全稱叫做First in First out，即先進(jìn)先出。這也就決定了這個(gè)IP核的特殊性，先寫進(jìn)去的數(shù)據(jù)優(yōu)先被讀出，所以，F(xiàn)IFO是不需要地址信號(hào)線的，這也是它的一大特點(diǎn)，...
搞懂?dāng)?shù)據(jù)段和代碼段是如何被鏈接成一個(gè)二進(jìn)制文件的，這應(yīng)該是每一個(gè)ARM程序員必須搞清楚的一個(gè)事情。...
在從事FPGA這個(gè)行業(yè)之后，在公司做的基本上都是一些“高端”的項(xiàng)目，像這種游戲樣的“玩具”，基本上沒(méi)有哪個(gè)公司會(huì)拿FPGA去做，殺雞焉用牛刀，畢竟用個(gè)低成本單片機(jī)能干的活何必要用FPGA這種高端貨呢？...
關(guān)注我們的微信
下載發(fā)燒友APP
電子發(fā)燒友觀察
版權(quán)所有 ? 湖南華秋數(shù)字科技有限公司
長(zhǎng)沙市望城經(jīng)濟(jì)技術(shù)開(kāi)發(fā)區(qū)航空路6號(hào)手機(jī)智能終端產(chǎn)業(yè)園2號(hào)廠房3層（0731-88081133）
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023018690號(hào)-1
