完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>
電子發(fā)燒友網(wǎng)技術(shù)文庫(kù)為您提供最新技術(shù)文章，最實(shí)用的電子技術(shù)文章，是您了解電子技術(shù)動(dòng)態(tài)的最佳平臺(tái)。
根據(jù)時(shí)序參數(shù)，決定將IIC的速率定為50KHz。發(fā)送時(shí)，數(shù)據(jù)改變?cè)赟CL的低電平的正中間；讀取時(shí)，在SCL高電平的正中間進(jìn)行讀取。...
I2C 即 Inter-Integrated Circuit（集成電路總線），這種總線類型是由飛利浦半導(dǎo)體公司在八十年代初設(shè)計(jì)出來(lái)的一種簡(jiǎn)單、雙向、二線制、同步串行總線，主要是用來(lái)連接整體電路（ICS） ，I2C是一種多向控制總線，也就是說(shuō)多個(gè)芯片可以連接到同一總線結(jié)構(gòu)下，同時(shí)每個(gè)芯片都可以作為實(shí)時(shí)...
排序算法是圖像處理中經(jīng)常使用一種算法，常見(jiàn)的排序算法有插入排序、希爾排序、選擇排序、冒泡排序、歸并排序、快速排序、堆排序、基數(shù)排序。...
硬件電路設(shè)計(jì)通常以并行方式實(shí)現(xiàn)，但是在實(shí)際工程中經(jīng)常會(huì)存在系統(tǒng)按照順序邏輯執(zhí)行的需求。...
時(shí)序分析本質(zhì)上就是一種時(shí)序檢查，目的是檢查設(shè)計(jì)中所有的D觸發(fā)器是否能夠正常工作，也就是檢查D觸發(fā)器的同步端口（數(shù)據(jù)輸入端口）的變化是否滿足建立時(shí)間要求（Setup）和保持時(shí)間要求（Hold）；檢查D觸發(fā)器的異步端口（異步復(fù)位端口）的變化是否滿足恢復(fù)時(shí)間要求（Recovery）和移除時(shí)間要求（Remo...
NoC是相對(duì)于SoC的新一代片上互連技術(shù)，從計(jì)算機(jī)發(fā)展的歷史可以看到NoC 必將是SoC 之后的下一代主流技術(shù)...
在數(shù)字IC設(shè)計(jì)中，重要的ASIC設(shè)計(jì)約束分為兩類...
時(shí)鐘是每個(gè) FPGA 設(shè)計(jì)的核心。如果我們正確地設(shè)計(jì)時(shí)鐘架構(gòu)、沒(méi)有 CDC 問(wèn)題并正確進(jìn)行約束設(shè)計(jì)，就可以減少與工具斗爭(zhēng)的時(shí)間。...
馮氏結(jié)構(gòu)中使用內(nèi)存有兩種作用。一是保存狀態(tài)，二是在執(zhí)行單元間通信。由于內(nèi)存是共享的，就需要做訪問(wèn)仲裁;為了利用訪問(wèn)局部性，每個(gè)執(zhí)行單元有一個(gè)私有的緩存，這就要維持執(zhí)行部件間緩存的一致性。...
默認(rèn)按鈕選擇，指定為字符向量或字符串標(biāo)量。默認(rèn)按鈕選擇是用戶按下鍵盤上的 Return 鍵而不是點(diǎn)擊對(duì)話框中的按鈕時(shí) MATLAB 返回的值。...
FPGA 在通信領(lǐng)域的應(yīng)用可以說(shuō)是無(wú)所不能，得益于 FPGA 內(nèi)部結(jié)構(gòu)的特點(diǎn)，它可以很容易地實(shí)現(xiàn)分布式的算法結(jié)構(gòu)，這一點(diǎn)對(duì)于實(shí)現(xiàn)無(wú)線通信中的高速數(shù)字信號(hào)處理十分有利。...
摘要：FPGA的IO可編程，這給邏輯設(shè)計(jì)和PCB設(shè)計(jì)帶來(lái)一定的靈活性和獨(dú)立性。...
RTG4-DEV-KIT是Microsemi公司的產(chǎn)品，當(dāng)然目前的話已經(jīng)被Microchip收購(gòu)，這是一套為高端的客戶提供的評(píng)估和開(kāi)發(fā)平臺(tái)，主要用于數(shù)據(jù)傳輸，串行連接，總線接口等高密度高性能FPGA的高速設(shè)計(jì)等應(yīng)用 。...
系統(tǒng)性的掌握技術(shù)開(kāi)發(fā)以及相關(guān)要求，對(duì)個(gè)人就業(yè)以及職業(yè)發(fā)展都有著潛在的幫助，希望對(duì)大家有所幫助。后續(xù)會(huì)陸續(xù)更新 Xilinx 的 Vivado、ISE 及相關(guān)操作軟件的開(kāi)發(fā)的相關(guān)內(nèi)容，學(xué)習(xí)FPGA設(shè)計(jì)方法及設(shè)計(jì)思想的同時(shí)，實(shí)操結(jié)合各類操作軟件，會(huì)讓你在技術(shù)學(xué)習(xí)道路上無(wú)比的順暢，告別技術(shù)學(xué)習(xí)小BUG卡破...
根據(jù)ASIC邏輯設(shè)計(jì)，優(yōu)化的約束是速度和面積。在物理設(shè)計(jì)中，我們需要對(duì)面積、速度和功率進(jìn)行優(yōu)化設(shè)計(jì)。根據(jù)所需的技術(shù)節(jié)點(diǎn)和策略進(jìn)行更好的功耗規(guī)劃，總是有助于獲得芯片的布局。...
UDP協(xié)議是一種不可靠的協(xié)議，也就是說(shuō)在傳輸?shù)倪^(guò)程中如果出錯(cuò)了，并不會(huì)去重新傳輸這個(gè)協(xié)議包，這個(gè)和TCP是不一樣的。...
OFDM中調(diào)制使用IFFT，解調(diào)使用IFFT，在OFDM實(shí)現(xiàn)系統(tǒng)中，F(xiàn)FT和IFFT時(shí)必備的關(guān)鍵模塊。...
摘要：P4語(yǔ)言極大地改變了網(wǎng)絡(luò)領(lǐng)域，因?yàn)樗梢钥焖倜枋龊蛯?shí)現(xiàn)新的網(wǎng)絡(luò)應(yīng)用程序。盡管可以使用P4語(yǔ)言描述各種各樣的應(yīng)用程序，但是當(dāng)前的可編程開(kāi)關(guān)體系結(jié)構(gòu)對(duì)P4程序施加了很大的限制。...
可編程片上系統(tǒng)（Programmable System-on-Chip，PSoC）是一種集成了數(shù)字邏輯、模擬電路和可配置模塊的片上系統(tǒng)。它將傳統(tǒng)的微處理器、微控制器和可編程邏輯器件等功能融合到一個(gè)芯片中，并提供了可編程的硬件資源和靈活的軟件開(kāi)發(fā)環(huán)境。...
ARP協(xié)議是地址解析協(xié)議，在網(wǎng)絡(luò)中有MAC地址和IP地址之分，IP地址可以隨著網(wǎng)絡(luò)拓?fù)涞母淖兌淖?，而MAC地址是不會(huì)改變的。...
關(guān)注我們的微信
下載發(fā)燒友APP
電子發(fā)燒友觀察
版權(quán)所有 ? 湖南華秋數(shù)字科技有限公司
長(zhǎng)沙市望城經(jīng)濟(jì)技術(shù)開(kāi)發(fā)區(qū)航空路6號(hào)手機(jī)智能終端產(chǎn)業(yè)園2號(hào)廠房3層（0731-88081133）
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023018690號(hào)-1
