chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復(fù)
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示
      電子發(fā)燒友網(wǎng) > 技術(shù)文庫

      電子發(fā)燒友網(wǎng)技術(shù)文庫為您提供最新技術(shù)文章，最實用的電子技術(shù)文章，是您了解電子技術(shù)動態(tài)的最佳平臺。

      • FPGA程序時序錯誤對雷達(dá)抗干擾的影響

        時序約束主要包括周期約束（FFS到FFS，即觸發(fā)器到觸發(fā)器）和偏移約束（IPAD到FFS、FFS到OPAD）以及靜態(tài)路徑約束（IPAD到OPAD）等3種。通過附加約束條件可以使綜合布線工具調(diào)整映射和布局布線過程，使設(shè)計達(dá)到時序要求。...

        2053次閱讀 · 0評論 fpga雷達(dá)干擾

      • 為什么FPGA難學(xué)？FPGA的內(nèi)部結(jié)構(gòu)解析

        “時鐘是時序電路的控制者”這句話太經(jīng)典了，可以說是FPGA設(shè)計的圣言。FPGA的設(shè)計主要是以時序電路為主，因為組合邏輯電路再怎么復(fù)雜也變不出太多花樣，理解起來也不沒太多困難。...

        782次閱讀 · 0評論 fpgaHDL觸發(fā)器

      • AMD-XilinxFPGA解決傳輸中的信號完整性方案

        LPM模式下應(yīng)用接收的線性濾波器，可衰減低頻信號分量，放大奈奎斯特頻率附近的分量，并衰減更高頻率，這樣就抵消了通道的低通特性。...

        1277次閱讀 · 0評論 fpgapcb信號完整性

      • FPGA/CPLD設(shè)計的8個常見問題

        數(shù)據(jù)接口的同步是 FPGA/CPLD 設(shè)計的一個常見問題，也是一個重點和難點，很多設(shè)計不穩(wěn)定都是源于數(shù)據(jù)接口的同步有問題。在電路圖設(shè)計階段，一些工程師手工加入 BUFT 或者非門調(diào)整數(shù)據(jù)延遲，從而保證本級模塊的時鐘對上級模塊數(shù)據(jù)的建立、保持時間要求。...

        1457次閱讀 · 0評論 fpgapcbcpldC語言異步電路

      • 簡談Xilinx FPGA原理及結(jié)構(gòu)

        FPGA是在PAL、PLA和CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展起來的一種更復(fù)雜的可編程邏輯器件。它是ASIC領(lǐng)域中的一種半定制電路，既解決了定制電路的不足，又克服了原有可編程器件門電路有限的缺點。...

        2646次閱讀 · 0評論 fpgaXilinxpalLUT可編程邏輯器件

      • FPGA之組合邏輯與時序邏輯、同步邏輯與異步邏輯的概念

        數(shù)字電路根據(jù)邏輯功能的不同特點，可以分成兩大類：一類叫做組合邏輯電路，簡稱組合電路或組合邏輯;另一類叫做時序邏輯電路，簡稱時序電路或時序邏輯。...

      • ASIC芯片設(shè)計之UVM驗證

        百度百科對UVM的釋義如下：通用驗證方法學(xué)（Universal Verification Methodology, UVM）是一個以SystemVerilog類庫為主體的驗證平臺開發(fā)框架，驗證工程師可以利用其可重用組件構(gòu)建具有標(biāo)準(zhǔn)化層次結(jié)構(gòu)和接口的功能驗證環(huán)境。...

        1848次閱讀 · 0評論 asicUVM

      • 相比CPU、GPU、ASIC，F(xiàn)PGA的優(yōu)勢

        通用處理器（CPU）的摩爾定律已入暮年，而機(jī)器學(xué)習(xí)和 Web 服務(wù)的規(guī)模卻在指數(shù)級增長。 人們使用定制硬件來加速常見的計算任務(wù)，然而日新月異的行業(yè)又要求這些定制的硬件可被重新編程來執(zhí)行新類型的計算任...

        906次閱讀 · 0評論 fpgacpugpu

      • 了解FPGA比特流結(jié)構(gòu)

        比特流是一個常用詞匯，用于描述包含F(xiàn)PGA完整內(nèi)部配置狀態(tài)的文件，包括布線、邏輯資源和IO設(shè)置。大多數(shù)現(xiàn)代FPGA都是基于SRAM的，包括Xilinx Spartan 和Virtex 系列。在FPGA上電或隨后的FPGA重新配置期間，比特流從外部諸如閃存這樣的非易失性存儲器中讀取，通過FPGA配置控...

        1355次閱讀 · 0評論 fpgasramXilinx比特流

      • FPGA User Guide之report_cdc

        report_cdc 可以報告設(shè)計中所有的 cdc 路徑并將其分類（前提是時鐘被約束好），我們可以基于該報告來檢查設(shè)計中是否有不安全的 cdc 路徑。...

        1409次閱讀 · 4評論 fpgaCDCREPORT時鐘域

      • FPGA工作原理與簡介

        如前所述，F(xiàn)PGA是在PAL、GAL、EPLD、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為ASIC領(lǐng)域中的一種半定制電路而出現(xiàn)的，即解決了定制電路的不足，又克服了原有可編程器件門電路有限的缺點。...

        1928次閱讀 · 0評論 fpgaasicLUT可編程器件

      • 基于FPGA的低功耗設(shè)計方案

        整個FPGA設(shè)計的總功耗由三部分功耗組成：1. 芯片靜態(tài)功耗；2. 設(shè)計靜態(tài)功耗；3. 設(shè)計動態(tài)功耗。...

        1349次閱讀 · 0評論 fpgapcb

      • FPGA時鐘系統(tǒng)的移植

        ASIC 和FPGA芯片的內(nèi)核之間最大的不同莫過于時鐘結(jié)構(gòu)。ASIC設(shè)計需要采用諸如時鐘樹綜合、時鐘延遲匹配等方式對整個時鐘結(jié)構(gòu)進(jìn)行處理，但是 FPGA設(shè)計則完全不必。...

        1010次閱讀 · 0評論 fpgaASIC設(shè)計時鐘系統(tǒng)

      • 相比CPU、GPU、ASIC，F(xiàn)PGA有什么優(yōu)勢

        CPU、GPU 都屬于馮·諾依曼結(jié)構(gòu)，指令譯碼執(zhí)行、共享內(nèi)存。FPGA 之所以比 CPU 甚至 GPU 能效高，本質(zhì)上是無指令、無需共享內(nèi)存的體系結(jié)構(gòu)帶來的福利。...

        1800次閱讀 · 1評論 fpgacpugpu機(jī)器學(xué)習(xí)

      • 基于FPGA的整數(shù)倍分頻器設(shè)計

        偶數(shù)倍分頻器的實現(xiàn)非常簡單，只需要一個計數(shù)器進(jìn)行計數(shù)就能實現(xiàn)。如需要N分頻器（N為偶數(shù)），就可以由待分頻的時鐘觸發(fā)計數(shù)器進(jìn)行計數(shù)，當(dāng)計數(shù)器從0計數(shù)到N/2-1時，將輸出時鐘進(jìn)行翻轉(zhuǎn)，并給計數(shù)器一個復(fù)位信號，以使下一個時鐘開始從零計數(shù)。...

        1139次閱讀 · 0評論 fpga分頻器

      • FPGA開發(fā)板為什么要使用SDRAM呢

        SDRAM有一個同步接口，在響應(yīng)控制輸入前會等待一個時鐘信號，這樣就能和計算機(jī)的系統(tǒng)總線 同步。...

        910次閱讀 · 0評論 控制器SDRAMDDRFPGA開發(fā)板

      • 基于FPGA/SoC的設(shè)計為什么在激光雷達(dá)業(yè)界占據(jù)主流呢

        而我們一般說的雷達(dá)（Radar）又是什么意思呢？它的名字Radar的全稱是Radio Detection And Ranging，翻譯過來，是“無線電的探測和測量”。...

      • 基于RISC-V加速器實現(xiàn)FPGA CNN異構(gòu)的控制方案

        本文提出了一種更高效、更通用的卷積加速器。提出的加速器峰值性能達(dá)到153.6GOP/s，僅占用14K LUT、32個DRM和208個APM。...

        1172次閱讀 · 0評論 fpgaRISC-V

      • 基于LFSR偽隨機(jī)數(shù)的FPGA產(chǎn)生

        通過一定的算法對事先選定的隨機(jī)種子(seed)做一定的運算可以得到一組人工生成的周期序列，在這組序列中以相同的概率選取其中一個數(shù)字，該數(shù)字稱作偽隨機(jī)數(shù)，由于所選數(shù)字并不具有完全的隨機(jī)性，但是從實用的角度而言，其隨機(jī)程度已足夠了。...

        828次閱讀 · 0評論 fpgaD觸發(fā)器LFSR

      • 玩轉(zhuǎn)FPGA的6種技術(shù)分析

        FPGA固有的并行執(zhí)行要求邏輯電路獨立元件可在不用時間脈沖下驅(qū)動。在不同運行速度下的邏輯電路之間傳遞數(shù)據(jù)是很棘手的。使用先進(jìn)先出（FIFO）緩沖器時，板載存儲器可用來是傳輸更加平穩(wěn)。...

        1012次閱讀 · 0評論 fpga觸發(fā)器可編程邏輯
        • 首頁上一頁2526272829下一頁末頁
      • 型 號
      • 產(chǎn)品描述

      推薦專欄

      更多

        廠商互動