男男作爱电影日本,男同Gay 18卡通动漫动漫网站

技術(shù)頻道

應(yīng)用頻道

電子發(fā)燒友網(wǎng) > 技術(shù)文庫(kù)

電子發(fā)燒友網(wǎng)技術(shù)文庫(kù)為您提供最新技術(shù)文章，最實(shí)用的電子技術(shù)文章，是您了解電子技術(shù)動(dòng)態(tài)的最佳平臺(tái)。

FPGA關(guān)鍵設(shè)計(jì)：時(shí)序設(shè)計(jì)

FPGA設(shè)計(jì)一個(gè)很重要的設(shè)計(jì)是時(shí)序設(shè)計(jì)，而時(shí)序設(shè)計(jì)的實(shí)質(zhì)就是滿足每一個(gè)觸發(fā)器的建立（Setup）/保持（Hold）時(shí)間的要求。...

4764次閱讀 · 0評(píng)論 fpga
FPGA應(yīng)用于CMI編碼邏輯的開(kāi)發(fā)

出了一種基于FPGA并利用Verilog HDL實(shí)現(xiàn)的CMI編碼設(shè)計(jì)方法。研究了CMI碼型的編碼特點(diǎn)，提出了利用Altera公司CycloneⅡ系列EP2C5Q型號(hào)FPGA完成CMI編碼功能的方案。在系統(tǒng)程序設(shè)計(jì)中，首先產(chǎn)生m序列，然后程序再對(duì)m序列進(jìn)行CMI碼型變換。在CMI碼型變換過(guò)程中，采用專(zhuān)...

2842次閱讀 · 0評(píng)論 fpgaCMI編碼
基于fft算法的MATLAB仿真

該方法易于在FPGA上實(shí)現(xiàn)相關(guān)算法，比直接用相乘來(lái)得簡(jiǎn)單，而且但相關(guān)點(diǎn)數(shù)越多計(jì)算量相對(duì)而言比直接求解減少...

2876次閱讀 · 0評(píng)論 fpgamatlab仿真
Kintex7的SERDES的結(jié)構(gòu)圖 CPRI應(yīng)用的應(yīng)用

Kintex7系列的GTX，以其良好的性能和功耗表現(xiàn)，已經(jīng)成為業(yè)界FPGA選型時(shí)的明星。由于其良好的DFE性能，它能提供高達(dá)12.5Gbps的過(guò)背板能力，能支持在插損高達(dá)30dB的信道上可靠傳輸。在眾多的SERDES應(yīng)用中，有些應(yīng)用比較特別，那就是需要在實(shí)際運(yùn)行過(guò)程中動(dòng)態(tài)切換GTX的鏈路速率，如無(wú)線...

6444次閱讀 · 0評(píng)論 fpgaserdesgtx
基于FPGA的轉(zhuǎn)移型面陣CCD驅(qū)動(dòng)電路設(shè)計(jì)

在分析了SONY ICX415AL行間轉(zhuǎn)移型面陣CCD的驅(qū)動(dòng)時(shí)序的基礎(chǔ)之上，提出了基于FPGA的驅(qū)動(dòng)時(shí)序發(fā)生器的設(shè)計(jì)方案，并使用VHDL語(yǔ)言實(shí)現(xiàn)了該設(shè)計(jì)方案。整個(gè)設(shè)計(jì)充分結(jié)合了FPGA器件的設(shè)計(jì)簡(jiǎn)單、調(diào)試靈活、性能優(yōu)越等優(yōu)點(diǎn)和VHDL語(yǔ)言的硬件描述能力強(qiáng)、便于學(xué)習(xí)和理解等優(yōu)點(diǎn)。該CCD相機(jī)具有每秒5...

3700次閱讀 · 0評(píng)論 ccd驅(qū)動(dòng)電路fpag
基于FPGA自動(dòng)識(shí)別LED顯示屏掃描和走線

LED是發(fā)光二極管（Light Emitting diode）的英文縮寫(xiě)，早期的L E D產(chǎn)品是單個(gè)的發(fā)光管，隨著數(shù)字化設(shè)備的出現(xiàn)，LED數(shù)碼管和字符管得到了廣泛的應(yīng)用，而LED點(diǎn)陣模塊的出現(xiàn)，更是適應(yīng)了信息化社會(huì)發(fā)展的需要，成為大眾傳媒的重要工具，應(yīng)用領(lǐng)域廣泛。為了適應(yīng)各種場(chǎng)合的需要，LED點(diǎn)陣模...

3566次閱讀 · 0評(píng)論 fpgaledaltera
基于FPGA的DCM時(shí)鐘管理單元概述

DCM一般和BUFG配合使用，要加上BUFG，應(yīng)該是為了增強(qiáng)時(shí)鐘的驅(qū)動(dòng)能力。DCM的一般使用方法是，將其輸出clk_1x接在BUFG的輸入引腳上，BUFG的輸出引腳反饋回來(lái)接在DCM的反饋時(shí)鐘腳CLKFB上。另外，在FPGA里，只有BUFG的輸出引腳接在時(shí)鐘網(wǎng)絡(luò)上，所以一般來(lái)說(shuō)你可以不使用DCM，但...

1959次閱讀 · 0評(píng)論 fpgadcm時(shí)鐘管理
學(xué)習(xí)FPGA 首先要知道哪些

開(kāi)始了第一個(gè)獨(dú)立項(xiàng)目的研制，F(xiàn)PGA選型當(dāng)然是已經(jīng)固定了，我就圍著這款FPGA給他添油加醋，希望能讓他滿足我所有的設(shè)計(jì)需求，有了原理圖，后來(lái)又出了PCB，和ME的人給他設(shè)計(jì)了外殼，裝上了實(shí)驗(yàn)平臺(tái)開(kāi)始調(diào)試，雖然坑著一個(gè)老師和我一塊加班，但這次裝逼顯然是成功的，我用了六個(gè)月完成了一個(gè)小系統(tǒng)和上位機(jī)調(diào)試軟...

4589次閱讀 · 1評(píng)論 fpgacpld
FPGA、PLD、CPLD之間的雜亂關(guān)系

fpga你可以理解成把一堆邏輯器件比如與門(mén)，或門(mén)，選擇器等放在一個(gè)盒子里，盒子周?chē)褪瞧拥囊_。通過(guò)邏輯編寫(xiě)，把許多的門(mén)和許多選擇器等器件串聯(lián)或并聯(lián)引腳上。就等于把數(shù)電實(shí)驗(yàn)在fpga里面做。...

12574次閱讀 · 0評(píng)論 fpgacpldasicpld
FPGA的基本工作原理 Xilinx和Altera對(duì)比

查找表（Look-Up-Table）簡(jiǎn)稱(chēng)為L(zhǎng)UT，LUT本質(zhì)上就是一個(gè)RAM。目前FPGA中多使用4輸入的LUT，所以每一個(gè)LUT可以看成一個(gè)有4位地址線的的RAM。當(dāng)用戶通過(guò)原理圖或HDL語(yǔ)言描述了一個(gè)邏輯電路以后，...

27557次閱讀 · 0評(píng)論 fpgaxilinxaltera
淺析PLD總體結(jié)構(gòu)及邏輯實(shí)現(xiàn)原理

采用這種結(jié)構(gòu)的PLD芯片有：Altera的MAX7000，MAX3000系列（EEPROM工藝），Xilinx的XC9500系列（Flash工藝）和Lattice，Cypress的大部分產(chǎn)品（EEPROM工藝）...

6048次閱讀 · 0評(píng)論 alterapld
在FPGA邏輯設(shè)計(jì)中編程語(yǔ)言最容易忽略的錯(cuò)誤

我知道，我對(duì)與電子有關(guān)的所有事情都很著迷，但不論從哪個(gè)角度看，今天的現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)，都顯得鶴立雞群，真是非常棒的器件。如果在這個(gè)智能時(shí)代，在這個(gè)領(lǐng)域，想擁有一技之長(zhǎng)的你還沒(méi)有關(guān)注FPGA，那么世界將拋棄你，時(shí)代將拋棄你。本公眾號(hào)作者ALIFPGA，多年FPGA開(kāi)發(fā)經(jīng)驗(yàn)，所有文章皆為多年...

2239次閱讀 · 0評(píng)論 FPGA鎖存器邏輯設(shè)計(jì)
典型FPGA設(shè)計(jì)開(kāi)發(fā)流程

目前微電子技術(shù)已經(jīng)發(fā)展到SOC階段，即集成系統(tǒng)（Integrated System）階段，相對(duì)于集成電路（IC）的設(shè)計(jì)思想有著革命性的變化。SOC是一個(gè)復(fù)雜的系統(tǒng)，它將一個(gè)完整產(chǎn)品的功能集成在一個(gè)芯片上，包括核心處理器、存儲(chǔ)單元、硬件加速單元以及眾多的外部設(shè)備接口等，具有設(shè)計(jì)周期長(zhǎng)、實(shí)現(xiàn)成本高等特點(diǎn)...

22100次閱讀 · 0評(píng)論 fpga
FPGA和單片機(jī)、DSP的差異

單片機(jī)是什么？單片機(jī)可以簡(jiǎn)單理解為集成在單一芯片上的微型計(jì)算機(jī)，也有運(yùn)算器、控制器、存儲(chǔ)器、總線及輸入輸出設(shè)備，采用也是存儲(chǔ)程序執(zhí)行的方式，對(duì)單片機(jī)的編程就是對(duì)其中的ROM寫(xiě)入程序，在加電后ROM中的程序會(huì)像計(jì)算機(jī)內(nèi)存中的程序一樣得到逐條的執(zhí)行。...

8354次閱讀 · 0評(píng)論 dspfpga單片機(jī)
關(guān)于低頻數(shù)字式相位儀的設(shè)計(jì)方案

基于AVR單片機(jī)與FPGA的低頻數(shù)字式相位測(cè)量?jī)x設(shè)計(jì) 在工業(yè)領(lǐng)域中經(jīng)常要用到低頻數(shù)字式相位儀來(lái)精確測(cè)量?jī)尚盘?hào)之問(wèn)的相位差，比如在電力系統(tǒng)、頻率特性的研究、激光測(cè)距等領(lǐng)域均有廣泛的應(yīng)用，相位檢測(cè)的精度直接決定系統(tǒng)的整體性能。...

3751次閱讀 · 0評(píng)論 fpgaAVR單片機(jī)相位測(cè)量?jī)x
FPGA器件iCE40系列介紹

lattice公司的iCE40系列是超低功耗非易式FPGA器件,查找表(LUT)從384到7680.此外還具有嵌入?yún)^(qū)RAM(EBR),非易失可配置存儲(chǔ)器(NVCM)和鎖相環(huán)(PLL),非常適用在低成本量大的消費(fèi)類(lèi)和系統(tǒng)應(yīng)用.本文介紹了iCE40系列主要特性和iCE40LP/HX 1K器件架構(gòu)圖,以及...

8251次閱讀 · 0評(píng)論 ice40
超低功耗iCE40 HX系列架構(gòu)圖分析

lattice公司的iCE40 HX超低功耗mobileFPGA系列,和其它任何的CPLD或FPGA器件相比,可提供最低的靜態(tài)和動(dòng)態(tài)功耗,大約640到7680個(gè)邏輯單元和觸發(fā)器,每個(gè)器件包含8到32個(gè)RAM區(qū)塊,每個(gè)區(qū)塊有4Kb存儲(chǔ),用于數(shù)據(jù)存儲(chǔ)和緩沖,特別適合對(duì)成本敏感和量大的應(yīng)用.本文介紹了iC...

4489次閱讀 · 0評(píng)論 fpgaiCE40
Vivado技巧：.dcp 文件代替 .xci 文件

早在2017年1月初，我們宣布Xilinx IP目錄中的所有IP使用xci和xcix格式的文件，這已經(jīng)不是什么新鮮事了，其實(shí)我們之前一直在說(shuō)這是我們多年來(lái)的主要建議，這其中包括很多重要的原因，xci文件是一個(gè)xml格式的文件，它能夠搜集ip所有的配置信息，更重要的是包括Vivado指向的ip所生成的...

6323次閱讀 · 0評(píng)論 XilinxVivado
FPGA：X-DB異構(gòu)計(jì)算實(shí)現(xiàn)百萬(wàn)級(jí)TPS的技巧

X-Engine 是集團(tuán)數(shù)據(jù)庫(kù)事業(yè)部研發(fā)的新一代存儲(chǔ)引擎，是新一代分布式數(shù)據(jù)庫(kù)X-DB的根基。為了達(dá)到10倍MySQL性能，1/10存儲(chǔ)成本的目標(biāo)，X-DB從一開(kāi)始就使用了軟硬件結(jié)合的設(shè)計(jì)思路，以充分發(fā)揮當(dāng)前軟件和硬件領(lǐng)域最前沿的技術(shù)優(yōu)勢(shì)。而引入FPGA加速是我們?cè)诙ㄖ朴?jì)算領(lǐng)域做出的第一個(gè)嘗試。...

2214次閱讀 · 0評(píng)論 fpga數(shù)據(jù)庫(kù)異構(gòu)計(jì)算
工程師設(shè)計(jì)經(jīng)驗(yàn)分享：畫(huà)FPGA開(kāi)發(fā)板所犯的那些錯(cuò)誤

這里先截下我最初畫(huà)這個(gè)開(kāi)發(fā)板的一張慘不忍睹的PCB讓大家看看。TopLayer如圖： BottomLayer如圖：第一遍畫(huà)的時(shí)候，想速戰(zhàn)速?zèng)Q把它畫(huà)完，草草了事，但是等全部布線完以后卻發(fā)現(xiàn)這里面的錯(cuò)誤實(shí)在是太多了，我覺(jué)得最核心的錯(cuò)誤就是一開(kāi)始就沒(méi)有注意整個(gè)系統(tǒng)各個(gè)元器件的布局，從而導(dǎo)致了災(zāi)難的發(fā)生，...

3483次閱讀 · 0評(píng)論 FPGAPCB