利用MAX9489/MAX9471多輸出時鐘發(fā)生器構(gòu)建集成時

摘要：與典型的“本地”時鐘方案相比，集成的多輸出時鐘發(fā)生器有許多優(yōu)勢。本文探討了集中時鐘發(fā)生器(如MAX9489和MAX9471)的優(yōu)點，如：降低系統(tǒng)成本、良好的信號完整性、抑制干擾等，還給出了電路板設計的相關(guān)內(nèi)容，討論在使用集中時鐘源設計時所面臨的基本問題。

MAX9489/MAX9471是多輸出時鐘發(fā)生器，MAX9489設計用于SOHO路由器和網(wǎng)絡設備，MAX9471用于消費電子設計。

與典型的“本地”時鐘方案相比，集中時鐘發(fā)生器能夠為多端口、多模塊應用提供更多的優(yōu)勢。

使用多輸出時鐘發(fā)生器時需要考慮一些實際問題，這里給出的指導方針有助于改善集中時鐘源的設計，盡可能消除對信號的不良影響，排除噪聲干擾，降低系統(tǒng)成本。本文利用原理框圖說明這些應用。

集中時鐘源的應用優(yōu)勢

現(xiàn)有的網(wǎng)絡路由器/交換機系統(tǒng)必須支持越來越多的連接端口和模塊，每個端口或模塊一般都需要一個參考時鐘，這個時鐘通常由與端口或模塊相關(guān)的本地晶體或晶體振蕩器提供。隨著端口數(shù)或模塊數(shù)的增多，參考時鐘的成本也會提高。而且，這種本地時鐘方案使得系統(tǒng)重新配置參考時鐘以便進行測試非常困難，也不適合接口的電源管理和端口(或模塊)升級或降級。這也正是機頂盒和數(shù)字電視所面臨的設計挑戰(zhàn)。

集中時鐘發(fā)生器并不是一個新概念，它已廣泛用于PC機主板。例如，在機頂盒設計中，存在11個以上的不同接口或模塊，這些接口或模塊需要不同的時鐘。MAX9489能夠產(chǎn)生路由器和機頂盒所需要的全部時鐘，而不需要提供本地參考時鐘。利用一個諸如MAX9489和MAX9471的集成多輸出時鐘發(fā)生器，可以節(jié)省系統(tǒng)成本、提高設計對系統(tǒng)的控制能力。

MAX9489提供15路LVCMOS可編程時鐘輸出，每路時鐘具有10種不同的頻率選擇，適用于以太網(wǎng)、PCI、存儲器和MCU。在MAX9489中，每路時鐘可通過I2C接口單獨控制。另外，MAX9489的時鐘輸出頻率可以上、下調(diào)節(jié)5%或10%，方便了系統(tǒng)的過驅(qū)動和欠驅(qū)動測試。為了降低EMI，我們在MAX9489中還集成了擴頻和擺率控制功能。圖1和圖2分別給出了MAX9489在路由器中的應用框圖和MAX9471在機頂盒中的應用框圖。

圖1. SOHO路由器系統(tǒng)框圖

圖2. 機頂盒系統(tǒng)框圖

電路板設計

使用集成的時鐘發(fā)生器進行設計時，如何在不降低信號完整性的前提下解決時鐘的跨電路板連接是所面臨的一個設計難題。通常，時鐘引線的長度在3英寸到9英寸之間，對于這樣的引線長度，按照主板的設計原則，LVCMOS信號最高可以工作在150MHz。但是，必須仔細考慮電路板布局。需要解決兩個實際問題：必須減少較長的PCB引線對上升/下降時間造成的影響，另外，還要排除同一電路板上其它信號源的噪聲干擾問題。

降低對信號的影響

為了降低對信號上升/下降時間的影響，常常采用50Ω引線，并在CLK輸出引腳和引線之間插入一個25Ω至33Ω的電阻(Rs)。已知驅(qū)動器的上拉和下拉晶體管阻抗約為20Ω, 插入Rs能夠使LVCMOS驅(qū)動器的總輸出阻抗匹配于50Ω引線。驅(qū)動器電路原理圖如圖3所示。

圖3. LVCMOS輸出驅(qū)動電路

表1給出了K和L的長度。

表1. LVCMOS時鐘布線長度

?	K	L
Trace Length at 33MHz	0.1 to 1.0 inches	2 to 13 inches
Trace Length at 100MHz	0.1 to 1.0 inches	2 to 9 inches

電阻Rs應該通過K英寸引線連接到LVCMOS輸出引腳。K和Rs的最佳值可通過試驗或仿真確定。這些數(shù)值是驅(qū)動器輸出阻抗、引線阻抗和長度的函數(shù)，還與實際元件、終端阻抗有關(guān)。如果輸出引腳到終端的距離少于2英寸，則不必使用Rs。當時鐘頻率高于100MHz時, 應該進一步減少時鐘引線長度。為了說明匹配引線能夠提供更好的信號完整性，我們用MAX9489產(chǎn)生一路100MHz的時鐘，并將其連接到一段5英寸長的50Ω引線上。圖4給出了在引線不同位置測試的波形。