從校正處理器模塊開始，RFIN信號經過一個正交相移器(QPS)后形成同相(I)和正交(Q)的信號分量[RFIN(I)，RFIN(Q)],并在多個位置得到使用。RFIN(I)和RFIN(Q)的包絡功率也用于Volterra級數發(fā)生器模塊，并通過應用非線性變換產生偶數階互調項。為了補償功放的存儲效應，需要根據范圍從0至300ns的延時項τ1至τ4產生4組不同的系數(圖8a)。所有系數都是由運行私有自適應算法的數字控制器產生并單獨控制的。針對每個存儲項，先要累加偶數階校正函數，然后與QPS產生的對應RFIN(I)和RFIN(Q)信號相乘。最后這個乘法運算會將偶數階項轉換為奇數階項。然后再將I和Q校正信號相加產生RFOUT校正信號。校正處理器使用完整的360度調制器，因此能夠校正任何相位和幅度的互調項。數字控制器根據RFFB反饋信號提供的信息對系數進行修正，然后將它們應用于校正處理器，直到找到能夠最大限度減小代價函數(誤差指標)的最優(yōu)系數組。

　　

?

　　圖8:(a)框圖提供了簡化版的Scintera SC1889/69 RFPAL芯片內部Volterra級數發(fā)生器，(b)右邊顯示了Volterra級數公式的配置。

　　監(jiān)視模塊大部分是在數字域中實現的，因為像快速傅里葉變換(FFT)和誤差指標產生等功能更適合使用數字信號處理(DSP)技術實現。如圖7所示，監(jiān)視輸入部分包括下變頻器和ADC,這是提供DSP使用的頻譜分解數據所要求的。與依賴于外部下變頻器和ADC的DPD相比，RFFB ADC的集成是一個顯著的區(qū)別。SC1889/69 SoC中采用的這種獨特的分割方法可產生單片、高集成度的解決方案，不僅能保持數字方法的靈活性，而且具有模擬方法的簡單性和低功耗優(yōu)勢。

　　線性化解決方案的總體性能取決于許多因素。RFPAL方法的最大好處是可以用作回退功放的替代方案。與回退功放相比，功耗僅0.4W的RFPAL可以帶來高達4倍的效率改進，并可實現同樣比例的總體系統(tǒng)功耗下降。另外，線性化方法能使功放更接近PSAT工作點工作，從而允許使用更小的晶體管實現目標輸出功率。功耗的降低意味著可以減少系統(tǒng)的年度運行成本(電氣成本)，當天線功率電平大于5W時，可以在相當短時間內彌補RFPAL解決方案的初始成本。

　　下表顯示系統(tǒng)功耗和系統(tǒng)效率比回退放大器有明顯的優(yōu)勢：效率提高了3倍，系統(tǒng)功耗降低67W以上，年運行成本節(jié)省近30美元。雖然不是每個系統(tǒng)都一直工作在最大輸出功率，但必須為最差情況設計電源容量和系統(tǒng)冷卻要求。與工作在回退模式的功放相比，以前一直被忽視的預失真技術能夠極大的減小尺寸/體積以及與電源和冷卻部件(散熱器、風扇等)相關的成本。

　　在比較RFPAL方法與DPD技術時可以發(fā)現一個明顯的重要區(qū)別。即使DPD可以比RFPAL方法提供更好的最后一級功放效率(表中數據為高出2%,但在大多數情況下差距要小得多)，但DPD的總體系統(tǒng)效率仍低于RFPAL,因為DPD方法具有較高的功耗。當天線輸出功率電平低于10W并接近0.5W時，RFPAL系統(tǒng)效率的提高幅度將越來越大，因為DPD功耗在總體系統(tǒng)功耗中所占的比例越來越大。這種差異可以使用Scintera公司在其網站上提供的效率計算器查看。鑒于與DPD相似的校正性能、但改進了功耗和效率、減小了復雜性、降低了系統(tǒng)成本和縮小了外形封裝，RFPAL是作為異類網絡部署一部分的小型蜂窩設計的理想之選。

　　在比較這些不同的功放線性化方法時，重要的是要認識到，有一些模擬應用是沒法使用DPD的，如模擬遠程無線電頭端、功放模塊、中繼器和微波回傳系統(tǒng)。由于RFPAL方法是一種自適應的RFIN/RFOUT和獨立線性化解決方案，不需要外部數字控制，因此全模擬系統(tǒng)也可以使用。圖4a所示的數字部分是可選的，主要用于需要報告功能的應用，對上述模擬應用來說不是必需的。SC1889/69易于集成，不需要預失真算法方面的專業(yè)知識，因此是工作在回退模式的功放的實用性替代方案。