為了測試電子設備的抗干擾能力，設計了一種射頻信號干擾器，可用于產(chǎn)生406.0～406.1 MHz范圍內的隨機干擾、點頻干擾和掃頻干擾信號。設計采用了直接數(shù)字頻率合成(DDS)技術，通過單片機對DDS芯片的控制，可靈活產(chǎn)生需要的干擾頻率。

隨著電子設備的使用越來越普遍，電子設備之間的干擾問題也越來越突出，特別是通信設備的干擾問題，這使得電路工程師在電子產(chǎn)品的設計過程中不得不考慮設備的抗干擾問題，并且有必要對通信設備的抗干擾能力進行測試。文中介紹的射頻信號干擾器可用于測試通信設備的抗干擾能力，能夠產(chǎn)生如下3種干擾：

1)隨機干擾。在目標頻率范圍內產(chǎn)生頻率隨機的干擾信號，湮沒目標頻率，也會降低信噪比，形成對正常通信的壓制。

2)點頻干擾。在已知目標頻率的情況下，瞄準目標頻率輸出干擾信號，產(chǎn)生對目標通信的壓制效果。

3)掃頻干擾。在目標頻率范圍內進行頻率掃描，當干擾信號頻率與通信頻率的碰撞概率達到一定數(shù)值時，就會影響通信的信噪比，導致誤碼率增加，產(chǎn)生有效干擾。

射頻信號干擾器的設計基于DDS技術和鎖相環(huán)(PLL)技術，通過單片機進行控制，能夠產(chǎn)生分辨率極高的干擾頻率，控制方便、靈活。

1、硬件電路設計

射頻信號干擾器原理框圖如圖1所示，當微波開關接通406.0～406.1 MHZVCO時，輸出隨機干擾噪聲;當微波開關接通BPF時，輸出點頻干擾或掃頻干擾噪聲。

1.1、隨機干擾

基帶噪聲信號源的隨機電壓噪聲施加到VCO的電壓控制端，產(chǎn)生噪聲調頻信號。406.0～406.1 MHzVCO輸出信號的頻率表示為：

ωVCO=ω0+KVCO(V0+Anu(t)) (1)

式中：ω0為控制電壓為零時VCO輸出頻率，KVCO為VCO電壓控制增益，V0為直流控制電壓，An為噪聲放大電路增益，u(t)為基帶噪聲信號。

當微波開關選通隨機噪聲輸出時，輸出信號為

V0(t)=KSKAUVCOcos(ω0+KVCO(V0+Anu(t)) (2)

式中：KS為微波開關增益，KA為放大器增益，UVCO為VCO輸出信號幅度。干擾機的輸出為調頻噪聲，噪聲幅度為KSKAUVCO，噪聲的中心頻率為ω0+KVCOV0，噪聲頻譜的范圍取決于Anu(t)的幅度。

1.2、點頻干擾與掃頻干擾

點頻干擾與掃頻干擾通過單片機控制DDS專用芯片AD9852實現(xiàn)，AD9852具有功耗低，相位累加器位數(shù)高，可產(chǎn)生高頻率的正弦波等優(yōu)點。

DDS輸出頻率：

f0=KF×fc/2N (3)

其中，KF為頻率控制字，fc為外部參考時鐘的頻率，N為DDS相位累加器位數(shù)。AD9852的頻率控制字為48bit，即N=48。

輸出頻率分辨率由下列公式?jīng)Q定：

△f=fc/2N (4)

根據(jù)Nyquist定理，DDS外部參考時鐘頻率至少是輸出頻率的2倍(fo/2)，但工程應用中，一般將參考頻率設為最高輸出頻率的5倍以上。本設計中參考頻率為97.5MHz，將的值代入式(4)，得DDS輸出信號的頻率分辨率為3.5 x 10-7Hz。

AD9852內置12bit DAC，其輸出模擬信號頻譜中除fo外還帶有fc、fc±fo等頻率分量(fc-fo的頻率最低)，需設計一個LPF將其濾除，此處采用了圖2所示的七階Butterworth低通濾波器，對該濾波器使用ADS仿真的結果如圖3所示，81 MHz處的衰減達到-80.683 dB。

2、軟件設計

AD9852的控制一般采用SPI口，普通的MCS51單片機不帶SPI口，需要用P1口模擬SPI口，并提供IO UD CLK和FSK信號。

AD9852提供了5種工作模式：Single tone、FSK、Ramped FSK、Chirp、BPSK。Single tone模式輸出單一頻率，Ramped FSK模式和Chip模式可以產(chǎn)生掃頻信號，本設計采用Ramped FSK模式，輸出頻率的波形如圖4所示。

單片機軟件主程序流程圖如圖5所示。單片機通過微波開關來選擇隨機干擾模式或點頻干擾/掃頻干擾模式，通過向DDS寫控制字來控制DDS的輸出模式。對式(3)進行變換得到頻率控制字：

KF=fo×2N/fc (5)

例如，輸出頻率為16.0 MHz時，KF=46 190 765 408 928=(2A02A02A02A0)16。

3、測試結果

對干擾器的3種干擾模式分別進行測試，得到的結果如圖6(a)～(c)所示，其中圖6(b)是使用頻譜儀的最大保持功能記錄到的頻率掃描軌跡。測試結果滿足要求。

4、結論

文中介紹的干擾器能夠產(chǎn)生3種干擾信號：隨機干擾、點頻干擾和掃頻干擾，其中點頻干擾和掃頻干擾是基于單片機對DDS芯片AD9852的控制產(chǎn)生，整個系統(tǒng)的控制靈活、高效。測試結果表明，系統(tǒng)能夠準確產(chǎn)生所需要的干擾信號，滿足抗干擾性能測試的需要。雖然本設計產(chǎn)生的干擾信號位于406 MHz頻段，但這樣的電路結構也可用于其它頻段(需修改VCO、PLL等電路)，例如手機通信頻段，因此本電路結構對其它頻段的應用同樣具有借鑒意義。