前幾天，受了一下刺激。

從隊友那得知，去年研發(fā)的產品，好不容易推上量產了，也找到一個大客戶，賣了幾個月后，被競爭對手吃掉了好多份額。而競爭對手采用的是芯片方案。

一方面呢，也是產品研發(fā)的晚了，不是打頭陣的，所以紅利就沒剩下多少了；另一方面呢，還是因為產品研發(fā)晚了，其他廠家的同類型的產品已經吃過紅利了，打通了市場，所以就有芯片廠商介入了。

在那些量大的低端的市場，感覺都是，先是用分立器件搭上，然后先去市場上試水，一旦量起來了，芯片廠商就介入了，然后分立器件就沒得玩了。

理由很簡單，芯片只要量一起來，簡直就是白菜價，性能還比分立的穩(wěn)定，看上去還美觀，換我也選芯片方案。

因此，芯片還是要看起來。

so，又把razavi的射頻微電子給打開了。

沒想到時隔兩個多月，再看以前看的內容，竟然發(fā)現還能看懂，沒有完全忘記，真是太驚訝了，同時也很開心！

RAZAVI的chapter 5中，大概是按照這樣的思路講的。

剛開始，講了LNA的一些性能指標，這和板級的差不多，只不過芯片級的LNA設計，其輸出可能不是50ohm阻抗。

接著對常規(guī)的共源(CS)級電路，如下圖，進行分析，發(fā)現輸入電阻太大，與LNA要求的50ohm輸入阻抗相差太大，所以需要改進。

基本共源極電路，除了輸入阻抗失配外，輸出端因為RC時間常數的影響，可能還會限制其工作頻率，然后其增益還受工藝電壓的影響。

那怎么改進呢，試試直接在輸入端并聯一個電阻唄，如下圖所示。但是發(fā)現，50ohm的匹配阻抗是滿足了，但是噪聲系數>3dB，也不行。

接著又舉了個例子，那如果把Rp增大呢，然后中間加一個LC匹配電路，把Rp匹配到Rs，如下圖所示。這樣噪聲系數會不會減小呢？結果算下來發(fā)現，噪聲系數還是不會小于3dB。所以還要繼續(xù)改進。

接著考慮電感負載的共源極電路，如下圖所示，這個電路，通過選擇合適的值，可以獲得良好的阻抗匹配，但是因為反饋電容，會增加其他頻率處的負阻，導致不穩(wěn)定。

雖然可以通過電感來中和CF的影響，如下圖所示，但是因為CF相對來說很小，所以電感就要求很大，從而在輸入和輸出端引入寄生電容，從而惡化性能。因此，這種拓撲結構，很少在現代RF設計中采用。

接著又介紹了另外一種架構，仍然基于共源極電路，如下圖所示，輸入阻抗匹配OK，但是噪聲系數還是超過3dB。

也就是說，上面的架構，都不太好，噪聲系數偏大。

編輯：黃飛