lvds接口標(biāo)準(zhǔn):

LVDS接口是LCD Panel通用的接口標(biāo)準(zhǔn)，以8-bit Panel為例，包括5組傳輸線，其中4組是數(shù)據(jù)線，代表Tx0+/Tx0-... Tx3+/Tx3-。還有一組是時(shí)鐘信號，代表TxC+/TxC-。相應(yīng)的在Panel一端有5組接收線。如果是6-bit Panel則只有3組數(shù)據(jù)線和一組時(shí)鐘線。

LVDS接口又稱RS-644總線接口，是20世紀(jì)90年代才出現(xiàn)的一種數(shù)據(jù)傳輸和接口技術(shù)。LVDS即低電壓差分信號，這種技術(shù)的核心是采用極低的電壓擺幅高速差動(dòng)傳輸數(shù)據(jù)，可以實(shí)現(xiàn)點(diǎn)對點(diǎn)或一點(diǎn)對多點(diǎn)的連接，具有低功耗、低誤碼率、低串?dāng)_和低輻射等特點(diǎn)，其傳輸介質(zhì)可以是銅質(zhì)的PCB連線，也可以是平衡電纜。LVDS在對信號完整性、低抖動(dòng)及共模特性要求較高的系統(tǒng)中得到了越來越廣泛的應(yīng)用。目前，流行的LVDS技術(shù)規(guī)范有兩個(gè)標(biāo)準(zhǔn)：一個(gè)是TIA/EIA（電訊工業(yè)聯(lián)盟/電子工業(yè)聯(lián)盟）的ANSI/TIA/EIA－644標(biāo)準(zhǔn)，另一個(gè)是IEEE 1596.3標(biāo)準(zhǔn)。

　　1995年11月，以美國國家半導(dǎo)體公司為主推出了ANSI/TIA/EIA－644標(biāo)準(zhǔn)。1996年3月，IEEE公布了IEEE 1596.3標(biāo)準(zhǔn)。這兩個(gè)標(biāo)準(zhǔn)注重于對LVDS接口的電特性、互連與線路端接等方面的規(guī)范，對于生產(chǎn)工藝、傳輸介質(zhì)和供電電壓等則沒有明確。LVDS可采用CMOS、GaAs或其他技術(shù)實(shí)現(xiàn)，其供電電壓可以從+5V到+3.3V，甚至更低；其傳輸介質(zhì)可以是PCB連線，也可以是特制的電纜。標(biāo)準(zhǔn)推薦的最高數(shù)據(jù)傳輸速率是655Mbps，而理論上，在一個(gè)無衰耗的傳輸線上，LVDS的最高傳輸速率可達(dá)1.923Gbps。

---- OpenLDI標(biāo)準(zhǔn)在筆記本電腦中得到了廣泛的應(yīng)用，絕大多數(shù)筆記本電腦的LCD顯示屏與主機(jī)板之間的連接接口都采用了OpenLDI標(biāo)準(zhǔn)。OpenLDI接口標(biāo)準(zhǔn)的基礎(chǔ)是低壓差分信號（Low Voltage Differential Signaling，LVDS）接口，它具有高效率、低功耗、高速、低成本、低雜波干擾、可支持較高分辨率等特點(diǎn)。LVDS接口在電信、通訊、消費(fèi)類電子、汽車、醫(yī)療儀器中廣泛使用，并已經(jīng)得到了AMP、3M、Samsung、Sharp、Silicon Graphics等公司的支持。為了向臺式機(jī)領(lǐng)域滲透，NS公司又專門針對LCD顯示器推出了新的支持OpenLDI標(biāo)準(zhǔn)的芯片組DS90C387和DS90CF388，新的芯片組支持從VGA（640×480）～QXGA（2048×1536）的分辨率。

---- DVI標(biāo)準(zhǔn)雖然還沒有OpenLDI標(biāo)準(zhǔn)那樣聲名顯赫，應(yīng)用也沒有OpenLDI標(biāo)準(zhǔn)那樣普遍。但是由于有Intel、IBM、HP等大公司的加入，DVI的應(yīng)用前景被普遍看好，一些數(shù)字型CRT顯示器、LCD顯示器和數(shù)據(jù)投影機(jī)中已經(jīng)采用了符合DVI標(biāo)準(zhǔn)的數(shù)字顯示接口。

---- 目前大多數(shù)計(jì)算機(jī)與外部顯示設(shè)備之間都是通過模擬VGA接口連接，計(jì)算機(jī)內(nèi)部以數(shù)字方式生成的顯示圖像信息，被顯卡中的D/A（數(shù)字/模擬）轉(zhuǎn)換器轉(zhuǎn)變?yōu)镽、G、Ｂ三原色信號和行、場同步信號，信號通過電纜傳輸?shù)斤@示設(shè)備中。對于模擬顯示設(shè)備，如模擬CRT顯示器，信號被直接送到相應(yīng)的處理電路，驅(qū)動(dòng)控制顯像管生成圖像。而對于LCD、DLP等數(shù)字顯示設(shè)備，顯示設(shè)備中需配置相應(yīng)的Ａ/Ｄ（模擬/數(shù)字）轉(zhuǎn)換器，將模擬信號轉(zhuǎn)變?yōu)?a target="_blank">數(shù)字信號。在經(jīng)過Ｄ/Ａ和Ａ/Ｄ2次轉(zhuǎn)換后，不可避免地造成了一些圖像細(xì)節(jié)的損失。

---- DVI標(biāo)準(zhǔn)由DDWG于1994年4月正式推出，它的基礎(chǔ)是Silicon Image公司的PanalLink接口技術(shù)，PanalLink接口技術(shù)采用的是最小化傳輸差分信號（Transition Minimized Differential Signaling，S）作為基本電氣連接。如附圖所示，計(jì)算機(jī)中生成的圖像信息傳送到顯示處理單元（顯卡）中，經(jīng)處理并編碼成數(shù)據(jù)信號，數(shù)據(jù)信號中包含了一些像素信息、同步信息以及一些控制信息，信息通過3個(gè)通道輸出。同時(shí)還有一個(gè)通道用來傳送使發(fā)送和接收端同步的時(shí)鐘信號。每一個(gè)通道中數(shù)據(jù)以差分信號方式傳輸，因此每一個(gè)通道需要2根傳輸線。由于采用差分信號傳輸，數(shù)據(jù)發(fā)送和接收中識別的都是壓差信號，因此傳輸線纜長度對信號影響較小，可以實(shí)現(xiàn)遠(yuǎn)距離的數(shù)據(jù)傳輸。在接收端對接收到的數(shù)據(jù)進(jìn)行解碼，并處理生成圖像信息供數(shù)字顯示設(shè)備顯示。在DVI標(biāo)準(zhǔn)中對接口的物理方式、電氣指標(biāo)、時(shí)鐘方式、編碼方式、傳輸方式、數(shù)據(jù)格式等進(jìn)行了嚴(yán)格的定義和規(guī)范。對于數(shù)字顯示設(shè)備，由于沒有D/A和A/D轉(zhuǎn)換過程，避免了圖像細(xì)節(jié)的丟失，從而保證了計(jì)算機(jī)生成圖像的完整再現(xiàn)。在DVI接口標(biāo)準(zhǔn)中還增加了一個(gè)熱插拔監(jiān)測信號，從而真正實(shí)現(xiàn)了即插即用

DVI標(biāo)準(zhǔn)一經(jīng)推出立即得到了響應(yīng)，不僅各圖形芯片廠商紛紛推出了系列支持DVI標(biāo)準(zhǔn)的芯片組，ViewSonic、Samsung等公司也相繼推出了采用DVI標(biāo)準(zhǔn)接口的數(shù)字型CRT顯示器和LCD顯示器。在新近上市的一些LCD和DLP數(shù)據(jù)投影機(jī)中我們也看到了DVI標(biāo)準(zhǔn)接口。隨著數(shù)字化時(shí)代的來臨，DVI標(biāo)準(zhǔn)接口取代VGA接口成為顯示設(shè)備事實(shí)標(biāo)準(zhǔn)接口指日可待。

１ LVDS介紹
LVDS（Low Voltage Differential Signaling)是一種低擺幅的差分信號技術(shù)，它使得信號能在差分PCB線對或平衡電纜上以幾百M(fèi)bps的速率傳輸，其低壓幅和低電流驅(qū)動(dòng)輸出實(shí)現(xiàn)了低噪聲和低功耗。
幾十年來，5V供電的使用簡化了不同技術(shù)和廠商邏輯電路之間的接口。然而，隨著集成電路的發(fā)展和對更高數(shù)據(jù)速率的要求，低壓供電成為急需。降低供電電壓不僅減少了高密度集成電路的功率消耗，而且減少了芯片內(nèi)部的散熱，有助于提高集成度。

減少供電電壓和邏輯電壓擺幅的一個(gè)極好例子是低壓差分信號（LVDS）。LVDS物理接口使用1.2V偏置提供400mV擺幅的信號（使用差分信號的原因是噪聲以共模的方式在一對差分線上耦合出現(xiàn)，并在接收器中相減從而可消除噪聲）。LVDS驅(qū)動(dòng)和接收器不依賴于特定的供電電壓，因此它很容易遷移到低壓供電的系統(tǒng)中去，而性能不變。作為比較，ECL和PECL技術(shù)依賴于供電電壓，ECL要求負(fù)的供電電壓，PECL參考正的供電電壓總線上電壓值（Vcc)而定。而ＧLVDS是一種發(fā)展中的標(biāo)準(zhǔn)尚未確定的新技術(shù)，使用500mV的供電電壓可提供250mV 的信號擺幅。不同低壓邏輯信號的差分電壓擺幅示于圖１。

LVDS在兩個(gè)標(biāo)準(zhǔn)中定義。IEEE P1596.3(1996年３月通過)，主要面向SCI(Scalable Coherent Interface)，定義了LVDS的電特性，還定義了SCI協(xié)議中包交換時(shí)的編碼；ANSI/EIA/EIA-644(1995年11月通過)，主要定義了LVDS的電特性，并建議了655Mbps的最大速率和1.823Gbps的無失真媒質(zhì)上的理論極限速率。在兩個(gè)標(biāo)準(zhǔn)中都指定了與物理媒質(zhì)無關(guān)的特性，這意味著只要媒質(zhì)在指定的噪聲邊緣和歪斜容忍范圍內(nèi)發(fā)送信號到接收器，接口都能正常工作。 LVDS具有許多優(yōu)點(diǎn)：①終端適配容易；②功耗低；③具有fail-safe特性確?？煽啃?；④低成本；⑤高速傳送。這些特性使得LVDS在計(jì)算機(jī)、通信設(shè)備、消費(fèi)電子等方面得到了廣泛應(yīng)用。
圖２給出了典型的LVDS接口，這是一種單工方式，必要時(shí)也可使用半雙工、多點(diǎn)配置方式，但一般在噪聲較小、距離較短的情況下才適用。每個(gè)點(diǎn)到點(diǎn)連接的差分對由一個(gè)驅(qū)動(dòng)器、互連器和接收器組成。驅(qū)動(dòng)器和接收器主要完成TTL信號和LVDS信號之間的轉(zhuǎn)換?；ミB器包含電纜、PCB上差分導(dǎo)線對以及匹配電阻。LVDS驅(qū)動(dòng)器由一個(gè)驅(qū)動(dòng)差分線對的電流源組成?通常電流為3.5mA)，LVDS接收器具有很高的輸入阻抗，因此驅(qū)動(dòng)器輸出的電流大部分都流過100Ω?的匹配電阻，并在接收器的輸入端產(chǎn)生大約350mA 的電壓。當(dāng)驅(qū)動(dòng)器翻轉(zhuǎn)時(shí)，它改變流經(jīng)電阻的電流方向，因此產(chǎn)生有效的邏輯″1″和邏輯″0″狀態(tài)。低擺幅驅(qū)動(dòng)信號實(shí)現(xiàn)了高速操作并減小了功率消耗，差分信號提供了適當(dāng)噪聲邊緣和功率消耗大幅減少的低壓擺幅。功率的大幅降低允許在單個(gè)集成電路上集成多個(gè)接口驅(qū)動(dòng)器和接收器。這提高了PCB板的效能，減少了成本。

不管使用的LVDS傳輸媒質(zhì)是PCB線對還是電纜，都必須采取措施防止信號在媒質(zhì)終端發(fā)生反射，同時(shí)減少電磁干擾。LVDS要求使用一個(gè)與媒質(zhì)相匹配的終端電阻（100±20Ω），該電阻終止了環(huán)流信號，應(yīng)該將它盡可能靠近接收器輸入端放置。LVDS驅(qū)動(dòng)器能以超過155.5Mbps的速度驅(qū)動(dòng)雙絞線對，距離超過１０ｍ。對速度的實(shí)際限制是：①送到驅(qū)動(dòng)器的TTL數(shù)據(jù)的速度；②媒質(zhì)的帶寬性能。通常在驅(qū)動(dòng)器側(cè)使用復(fù)用器、在接收器側(cè)使用解復(fù)用器來實(shí)現(xiàn)多個(gè)TTL信道和一個(gè)LVDS信道的復(fù)用轉(zhuǎn)換，以提高信號速率，降低功耗。并減少傳輸媒質(zhì)和接口數(shù)，降低設(shè)備復(fù)雜性。
LVDS接收器可以承受至少±1V的驅(qū)動(dòng)器與接收器之間的地的電壓變化。由于LVDS驅(qū)動(dòng)器典型的偏置電壓為+1.2V，地的電壓變化、驅(qū)動(dòng)器偏置電壓以及輕度耦合到的噪聲之和，在接收器的輸入端相對于接收器的地是共模電壓。這個(gè)共模范圍是：+0.2V～+2.2V。建議接收器的輸入電壓范圍為：0V～+2.4V。
２ LVDS系統(tǒng)的設(shè)計(jì)
LVDS系統(tǒng)的設(shè)計(jì)要求設(shè)計(jì)者應(yīng)具備超高速單板設(shè)計(jì)的經(jīng)驗(yàn)并了解差分信號的理論。設(shè)計(jì)高速差分板并不很困難，下面將簡要介紹一下各注意點(diǎn)。
2.1 PCB板
? (A）至少使用４層PCB板（從頂層到底層）：LVDS信號層、地層、電源層、TTL信號層；
（B）使TTL信號和LVDS信號相互隔離，否則TTL可能會耦合到LVDS線上，最好將TTL和LVDS信號放在由電源／地層隔離的不同層上；
（C）使LVDS驅(qū)動(dòng)器和接收器盡可能地靠近連接器的LVDS端；
（D）使用分布式的多個(gè)電容來旁路LVDS設(shè)備，表面貼電容靠近電源／地層管腳放置；
（E）電源層和地層應(yīng)使用粗線，不要使用50Ω布線規(guī)則；
（F）保持PCB地線層返回路徑寬而短；
（G）應(yīng)該使用利用地層返回銅線（gu9ound return wire）的電纜連接兩個(gè)系統(tǒng)的地層；
（H） 使用多過孔(至少兩個(gè))連接到電源層(線)和地層(線)，表面貼電容可以直接焊接到過孔焊盤以減少線頭。
2.2 板上導(dǎo)線
（A） 微波傳輸線（microstrip）和帶狀線（stripline）都有較好性能；
（B） 微波傳輸線的優(yōu)點(diǎn)：一般有更高的差分阻抗、不需要額外的過孔；
（C） 帶狀線在信號間提供了更好的屏蔽。
2.3 差分線
（A）使用與傳輸媒質(zhì)的差分阻抗和終端電阻相匹配的受控阻抗線，并且使差分線對離開集成芯片后立刻盡可能地相互靠近（距離小于１０ｍｍ），這樣能減少反射并能確保耦合到的噪聲為共模噪聲；
（B）使差分線對的長度相互匹配以減少信號扭曲，防止引起信號間的相位差而導(dǎo)致電磁輻射；
（C）不要僅僅依賴自動(dòng)布線功能，而應(yīng)仔細(xì)修改以實(shí)現(xiàn)差分阻抗匹配并實(shí)現(xiàn)差分線的隔離；
（D）盡量減少過孔和其它會引起線路不連續(xù)性的因素；
（E）避免將導(dǎo)致阻值不連續(xù)性的90°走線，使用圓弧或45°折線來代替；
（F）在差分線對內(nèi)，兩條線之間的距離應(yīng)盡可能短，以保持接收器的共模抑制能力。在印制板上，兩條差分線之間的距離應(yīng)盡可能保持一致，以避免差分阻抗的不連續(xù)性。
2.4 終端
（A）使用終端電阻實(shí)現(xiàn)對差分傳輸線的最大匹配，阻值一般在90～130Ω之間，系統(tǒng)也需要此終端電阻來產(chǎn)生正常工作的差分電壓；
（B）最好使用精度１～2%的表面貼電阻跨接在差分線上，必要時(shí)也可使用兩個(gè)阻值各為50Ω的電阻，并在中間通過一個(gè)電容接地，以濾去共模噪聲。
2.5 未使用的管腳
所有未使用的LVDS接收器輸入管腳懸空，所有未使用的LVDS和TTL輸出管腳懸空，將未使用的TTL發(fā)送／驅(qū)動(dòng)器輸入和控制／使能管腳接電源或地。
2.6 媒質(zhì)（電纜和連接器）選擇
（A）使用受控阻抗媒質(zhì)，差分阻抗約為100Ω，不會引入較大的阻抗不連續(xù)性；
（B）僅就減少噪聲和提高信號質(zhì)量而言，平衡電纜（如雙絞線對）通常比非平衡電纜好；
（C）電纜長度小于0.5m時(shí)，大部分電纜都能有效工作，距離在0.5m～10m之間時(shí),CAT 3(Categiory 3)雙絞線對電纜效果好、便宜并且容易買到，距離大于10m并且要求高速率時(shí)，建議使用CAT 5雙絞線對。
2.7 在噪聲環(huán)境中提高可靠性設(shè)計(jì)
LVDS 接收器在內(nèi)部提供了可靠性線路，用以保護(hù)在接收器輸入懸空、接收器輸入短路以及接收器輸入匹配等情況下輸出可靠。但是，當(dāng)驅(qū)動(dòng)器三態(tài)或者接收器上的電纜沒有連接到驅(qū)動(dòng)器上時(shí)，它并沒有提供在噪聲環(huán)境中的可靠性保證。在此情況下，電纜就變成了浮動(dòng)的天線，如果電纜感應(yīng)到的噪聲超過LVDS內(nèi)部可靠性線路的容限時(shí)，接收器就會開關(guān)或振蕩。如果此種情況發(fā)生，建議使用平衡或屏蔽電纜。另外，也可以外加電阻來提高噪聲容限，如圖3所示。 圖中R1、R3是可選的外接電阻，用來提高噪聲容限，R2≈100Ω。

當(dāng)然，如果使用內(nèi)嵌在芯片中的LVDS收發(fā)器，由于一般都有控制收發(fā)器是否工作的機(jī)制，因而這種懸置不會影響系統(tǒng)。
３ 應(yīng)用實(shí)例
LVDS技術(shù)目前在高速系統(tǒng)中應(yīng)用的非常廣泛，本文給出一個(gè)簡單的例子來看一下具體的連線方式。加拿大PMC公司的DSLAM（數(shù)字用戶線接入模塊）方案中，利用LVDS技術(shù)實(shí)現(xiàn)點(diǎn)對點(diǎn)的單板互聯(lián)，系統(tǒng)結(jié)構(gòu)可擴(kuò)展性非常好，實(shí)現(xiàn)了線卡上的高集成度，并且完全能夠滿足業(yè)務(wù)分散、控制集中帶來的大量業(yè)務(wù)數(shù)據(jù)和控制流通信的要求。

圖４描述了該系統(tǒng)線卡與線卡之間、線卡與背板之間的連線情形，使用的都是單工方式，所以需要兩對線來實(shí)現(xiàn)雙向通信。圖中示出了三種不同連接方式，從上到下分別為：存在對應(yīng)連接芯片；跨機(jī)架時(shí)實(shí)現(xiàn)終端匹配；同層機(jī)框時(shí)實(shí)現(xiàn)終端匹配。在接收端串接一個(gè)變壓器可以減小干擾并避免LVDS驅(qū)動(dòng)器和接收器地電位差較大的影響。LVDS接口定義。