JESD204B接口標(biāo)準(zhǔn)如何用于ADC到FPGA設(shè)計(jì)中
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
FPGA
+關(guān)注
關(guān)注
1650文章
22210瀏覽量
627605 -
ADI
+關(guān)注
關(guān)注
149文章
46075瀏覽量
268872
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
LMK04828 超低噪聲JESD204B兼容時(shí)鐘抖動(dòng)清除器技術(shù)手冊
轉(zhuǎn)換器或其他邏輯器件。SYSREF 可以使用直流和交流耦合提供。不僅限于JESD204B應(yīng)用，14 個(gè)輸出中的每一個(gè)都可以單獨(dú)配置為傳統(tǒng)時(shí)鐘系統(tǒng)的高性能輸出。
?LMK04828-EP 超低噪聲JESD204B兼容時(shí)鐘抖動(dòng)清除器總結(jié)
。SYSREF 可以使用直流和交流耦合提供。不僅限于JESD204B應(yīng)用，14 個(gè)輸出中的每一個(gè)都可以單獨(dú)配置為傳統(tǒng)時(shí)鐘系統(tǒng)的高性能輸出。
JESD204B生存指南
實(shí)用JESD204B來自全球數(shù)據(jù)轉(zhuǎn)換器市場份額領(lǐng)導(dǎo) 者的技術(shù)信息、提示和建議
發(fā)表于 05-30 16:31
?0次下載
替代HMC7044超低噪高性能時(shí)鐘抖動(dòng)消除器支持JESD204B
1. 概述PC7044是一款高性能雙環(huán)路的整數(shù)時(shí)鐘抖動(dòng)消除器，可以為具有并行或串（JESD204B型）接口的高速數(shù)據(jù)轉(zhuǎn)換器執(zhí)行參考時(shí)鐘選擇和超低噪聲頻率的生成。 PC7044具有兩個(gè)整數(shù)
發(fā)表于 05-08 15:57
一文詳解JESD204B高速接口協(xié)議
JESD204B是邏輯器件和高速ADC/DAC通信的一個(gè)串行接口協(xié)議，在此之前，ADC/DAC與邏輯器件交互的接口大致分為如下幾種。
AD9680 JESD204B接口的不穩(wěn)定會(huì)導(dǎo)致較大的電流波動(dòng)，怎么解決？
AD采集芯片為AD9680-1000，時(shí)鐘芯片為AD9528。當(dāng) AD 采樣時(shí)鐘為 500MHz 時(shí)，jesd204B （串行線速 = 5 Gbps） 穩(wěn)定。但是，當(dāng) AD 采樣時(shí)鐘為 800MHz
發(fā)表于 04-15 06:43
使用jesd204b IP核時(shí),無法完成綜合,找不到jesd204_0.v
做的，但是去問的時(shí)候人家說是根據(jù)兩個(gè)IP核的示例工程中的某個(gè)文件來在jesd204b_base.v中例化，其他的對(duì)方不記得了，這里想問下這個(gè)問題該怎么解決？
發(fā)表于 03-12 22:21
JESD204B有專用于ADC/DAC和FPGA或ASIC的接口嗎？
請(qǐng)問各位大俠：JESD204B專用于ADC/DAC和FPGA或ASIC的接口嗎，該接口同Rap
發(fā)表于 02-08 09:10
JESD204B使用說明
能力更強(qiáng)，布線數(shù)量更少。 本篇的內(nèi)容基于jesd204b接口的ADC和FPGA的硬件板卡，通過調(diào)用jesd204b ip核來一步步在
TI ADS42JB69系列JESD204B ADC與Altera FPGA的互操作性
電子發(fā)燒友網(wǎng)站提供《TI ADS42JB69系列JESD204B ADC與Altera FPGA的互操作性.pdf》資料免費(fèi)下載
發(fā)表于 12-10 14:27
?2次下載
調(diào)試ADS52J90板卡JESD204B接口遇到的問題求解
我在調(diào)試TI ADS52J90板卡JESD204B接口遇到的問題：
1、目前在應(yīng)用手冊中能看到LVDS的詳細(xì)說明，但是缺少關(guān)于JESD204B的相關(guān)資料，能否提供相關(guān)
發(fā)表于 11-28 06:13
通過JESD204B與FPGA連接時(shí)，出現(xiàn)p/n交叉的情況，是否可以p/n交叉連接？
您好，下圖左側(cè)為FPGA核心板在底板上的接插件，通過JESD204B方式與ADC連接，但布線路徑需要交叉。
這種情況應(yīng)該如何處理？
方案1. 將差分線對(duì)內(nèi)交叉連接，即FPGA的差分線
發(fā)表于 11-26 06:29
在FPGA里面例化了8個(gè)jesd204B的ip核同步接收8塊AFE芯片的信號(hào)，怎么連接設(shè)備時(shí)鐘和sysref到AFE和FPGA？
各位有人用過AFE58JD48嗎，我在FPGA里面例化了8個(gè)jesd204B的ip核同步接收8塊AFE芯片的信號(hào)，怎么連接設(shè)備時(shí)鐘和sysref到AFE和FPGA？我看LMK0482
發(fā)表于 11-18 07:51
使用JESD204B接口，線速率怎么計(jì)算？
使用JESD204B接口，線速率怎么計(jì)算？在文檔表9-2中線速率等于 fLINERATE=fs*R，如果我選擇雙通道設(shè)備，采樣時(shí)鐘fs為500MHz，在表8-17，中選擇模式0,N&
發(fā)表于 11-18 07:10
使用JESD204B如何對(duì)數(shù)據(jù)進(jìn)行組幀？
在使用JESD204B協(xié)議時(shí)，當(dāng)L=8時(shí)，如果時(shí)雙通道數(shù)據(jù)，如何對(duì)數(shù)據(jù)進(jìn)行組幀？是直接使用前8通道嗎
發(fā)表于 11-14 07:51
工商網(wǎng)監(jiān)
評(píng)論