JESD204B接口標(biāo)準(zhǔn)如何用于ADC到FPGA設(shè)計(jì)中
ADI和Xilinx的專(zhuān)家解釋了JESD204B接口標(biāo)準(zhǔn)的重要性，并說(shuō)明了該標(biāo)準(zhǔn)如何用于ADC到FPGA設(shè)計(jì)中。
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
FPGA
+關(guān)注
關(guān)注
1655文章
22283瀏覽量
630265 -
ADI
+關(guān)注
關(guān)注
150文章
46086瀏覽量
270571
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
LMK04828 超低噪聲JESD204B兼容時(shí)鐘抖動(dòng)清除器技術(shù)手冊(cè)
轉(zhuǎn)換器或其他邏輯器件。SYSREF 可以使用直流和交流耦合提供。不僅限于JESD204B應(yīng)用，14 個(gè)輸出中的每一個(gè)都可以單獨(dú)配置為傳統(tǒng)時(shí)鐘系統(tǒng)的高性能輸出。
?LMK0482x系列超低噪聲JESD204B兼容時(shí)鐘抖動(dòng)清除器技術(shù)文檔總結(jié)
轉(zhuǎn)換器或其他邏輯器件。SYSREF 可以使用直流和交流耦合提供。不僅限于JESD204B應(yīng)用，14 個(gè)輸出中的每一個(gè)都可以單獨(dú)配置為傳統(tǒng)時(shí)鐘系統(tǒng)的高性能輸出。
?LMK04828-EP 超低噪聲JESD204B兼容時(shí)鐘抖動(dòng)清除器總結(jié)
。SYSREF 可以使用直流和交流耦合提供。不僅限于JESD204B應(yīng)用，14 個(gè)輸出中的每一個(gè)都可以單獨(dú)配置為傳統(tǒng)時(shí)鐘系統(tǒng)的高性能輸出。
?LMK04368-EP 超低噪聲JESD204B/C雙環(huán)路時(shí)鐘抖動(dòng)清除器總結(jié)
LMK04368-EP 是一款高性能時(shí)鐘調(diào)節(jié)器，支持 JEDEC JESD204B/C，適用于太空應(yīng)用。
PLL2 的 14 個(gè)時(shí)鐘輸出可配置為使用器件和 SYSREF 時(shí)鐘驅(qū)動(dòng) 7 個(gè)
FPGA與高速ADC接口簡(jiǎn)介
本文介紹FPGA與高速ADC接口方式和標(biāo)準(zhǔn)以及JESD204與FPGA高速串行
JESD204B生存指南
實(shí)用JESD204B來(lái)自全球數(shù)據(jù)轉(zhuǎn)換器市場(chǎng)份額領(lǐng)導(dǎo) 者的技術(shù)信息、提示和建議
發(fā)表于 05-30 16:31
?0次下載
JESD204B IP核的配置與使用
物理層的位置，一種是物理層在JESD204 IP里；另外一種是物理層在JESD204 IP外部，需要再配置JESD204 phy IP核進(jìn)行使用。
替代HMC7044超低噪高性能時(shí)鐘抖動(dòng)消除器支持JESD204B
1. 概述PC7044是一款高性能雙環(huán)路的整數(shù)時(shí)鐘抖動(dòng)消除器，可以為具有并行或串（JESD204B型）接口的高速數(shù)據(jù)轉(zhuǎn)換器執(zhí)行參考時(shí)鐘選擇和超低噪聲頻率的生成。 PC7044具有兩個(gè)整數(shù)
發(fā)表于 05-08 15:57
一文詳解JESD204B高速接口協(xié)議
JESD204B是邏輯器件和高速ADC/DAC通信的一個(gè)串行接口協(xié)議，在此之前，ADC/DAC與邏輯器件交互的接口大致分為如下幾種。
LTC6953具有11個(gè)輸出并支持JESD204B/JESD204C協(xié)議的超低抖動(dòng)、4.5GHz時(shí)鐘分配器技術(shù)手冊(cè)
LTC6953 是一款高性能、超低抖動(dòng)的 JESD204B/JESD204C 時(shí)鐘分配 IC。LTC6953 的 11 個(gè)輸出可配置為最多 5 個(gè) JESD204B/JESD204
AD9680 JESD204B接口的不穩(wěn)定會(huì)導(dǎo)致較大的電流波動(dòng)，怎么解決？
AD采集芯片為AD9680-1000，時(shí)鐘芯片為AD9528。當(dāng) AD 采樣時(shí)鐘為 500MHz 時(shí)，jesd204B （串行線速 = 5 Gbps） 穩(wěn)定。但是，當(dāng) AD 采樣時(shí)鐘為 800MHz
發(fā)表于 04-15 06:43
使用jesd204b IP核時(shí),無(wú)法完成綜合,找不到jesd204_0.v
做的，但是去問(wèn)的時(shí)候人家說(shuō)是根據(jù)兩個(gè)IP核的示例工程中的某個(gè)文件來(lái)在jesd204b_base.v中例化，其他的對(duì)方不記得了，這里想問(wèn)下這個(gè)問(wèn)題該怎么解決？
發(fā)表于 03-12 22:21
JESD204B有專(zhuān)用于ADC/DAC和FPGA或ASIC的接口嗎？
請(qǐng)問(wèn)各位大俠：JESD204B專(zhuān)用于ADC/DAC和FPGA或ASIC的接口嗎，該接口同Rap
發(fā)表于 02-08 09:10
JESD204B使用說(shuō)明
能力更強(qiáng)，布線數(shù)量更少。 本篇的內(nèi)容基于jesd204b接口的ADC和FPGA的硬件板卡，通過(guò)調(diào)用jesd204b ip核來(lái)一步步在
TI ADS42JB69系列JESD204B ADC與Altera FPGA的互操作性
電子發(fā)燒友網(wǎng)站提供《TI ADS42JB69系列JESD204B ADC與Altera FPGA的互操作性.pdf》資料免費(fèi)下載
發(fā)表于 12-10 14:27
?2次下載
工商網(wǎng)監(jiān)
評(píng)論