摘要

　　直接數(shù)字頻率合成（DDS）技術(shù)用于產(chǎn)生和調(diào)節(jié)高質(zhì)量波形，廣泛用于醫(yī)學(xué)、工業(yè)、儀器儀表、通信、國(guó)防等眾多領(lǐng)域。本文將簡(jiǎn)要介紹該技術(shù)，說(shuō)明其優(yōu)勢(shì)和不足，考察一些應(yīng)用示例，同時(shí)介紹一些有助于該技術(shù)推廣的新產(chǎn)品。

　　簡(jiǎn)介

　　許多行業(yè)中一個(gè)關(guān)鍵的需求是精確產(chǎn)生、輕松操作并快速更改不同頻率、不同類型的波形。無(wú)論是寬帶收發(fā)器要求具有低相位噪聲和出色的無(wú)雜散動(dòng)態(tài)性能的捷變頻率源，還是工業(yè)測(cè)量和控制系統(tǒng)需要穩(wěn)定的頻率激勵(lì)，快速、輕松、經(jīng)濟(jì)地產(chǎn)生可調(diào)波形并同時(shí)維持相位連續(xù)性的能力都是至關(guān)重要的一項(xiàng)設(shè)計(jì)標(biāo)準(zhǔn)，而這正是直接數(shù)字頻率合成技術(shù)的優(yōu)勢(shì)所在。

　　頻率合成的任務(wù)

　　不斷增多的頻譜擁堵，加上對(duì)功耗更低、質(zhì)量更高的測(cè)量設(shè)備的永無(wú)止境的需求，這些因素都要求使用新的頻率范圍，要求更好地利用現(xiàn)有頻率范圍。結(jié)果，人們尋求對(duì)頻率產(chǎn)生進(jìn)行更好的控制，多數(shù)情況下，均是借助于頻率合成器。 這些器件利用一個(gè)給定頻率， fC，來(lái)產(chǎn)生一個(gè)相關(guān)的目標(biāo)頻率（和相位）， fOUT. 其一般關(guān)系可以簡(jiǎn)單地表示為：

　　fOUT = εx× fC

　　其中，比例因子εx， 有時(shí)也被稱為歸一化頻率。

　　該等式通常利用實(shí)數(shù)逐步逼近的算法實(shí)現(xiàn)。當(dāng)比例因子為有理數(shù)時(shí)，兩個(gè)相對(duì)質(zhì)數(shù)（輸出頻率和基準(zhǔn)頻率）之比將諧波相關(guān)。但在多數(shù)情況下， εx 可能屬于更廣泛的實(shí)數(shù)集，逼近過(guò)程一旦處于可接受的范圍之內(nèi)即會(huì)被截?cái)?/p>

　　直接數(shù)字頻率合成

　　頻率合成器的一種實(shí)用型實(shí)現(xiàn)方式是直接數(shù)字頻率合成 （DDFS）， 通常簡(jiǎn)稱為 直接數(shù)字合成 （DDS）。 這種技術(shù)利用數(shù)字?jǐn)?shù)據(jù)處理來(lái)產(chǎn)生一個(gè)頻率和相位可調(diào)的輸出，該輸出與一個(gè)固定的頻率參考或時(shí)鐘源fC.相關(guān)。在DDS架構(gòu)中，參考或系統(tǒng)時(shí)鐘頻率由一個(gè)比例因子分頻來(lái)產(chǎn)生所需頻率，該比例因子由二進(jìn)制調(diào)諧字可編程控制。

　　簡(jiǎn)言之，直接數(shù)字頻率合成器將一串時(shí)鐘脈沖轉(zhuǎn)換成一個(gè)模擬波形，通常為一個(gè)正弦波、三角波或方波。如圖1所示，其主要部分為：相位累加器（產(chǎn)生輸出波形相位角度的數(shù)據(jù)）， 相數(shù)轉(zhuǎn)換器，（將上述相位數(shù)據(jù)轉(zhuǎn)換為瞬時(shí)輸出幅度數(shù)據(jù)），以及數(shù)模轉(zhuǎn)換器（DAC）（將該幅度數(shù)據(jù)轉(zhuǎn)換成采樣模擬數(shù)據(jù)點(diǎn)）

　　圖1.DDS系統(tǒng)的功能框圖。

　　對(duì)于正弦波輸出，相數(shù)轉(zhuǎn)換器通常為一個(gè)正弦查找表（圖2）。相位累加器以N為單位計(jì)數(shù)，并根據(jù)以下等式產(chǎn)生一個(gè)相對(duì)于fC的頻率：

　　其中：

　　M為調(diào)諧字的分辨率（24至48位）

　　N為對(duì)應(yīng)于相位累加器輸出字最小增量相位變化的fC的脈沖數(shù)。

　　圖2.典型的DDS架構(gòu)和信號(hào)路徑（帶DAC）。

　　由于更改N會(huì)立即改變輸出相位和頻率，因此，系統(tǒng)自身具有相位連續(xù)，特點(diǎn)，這是許多應(yīng)用的關(guān)鍵屬性之一。無(wú)需環(huán)路建立時(shí)間，這與模擬系統(tǒng)不同，如鎖相環(huán) （PLL）。

　　DAC通常為一個(gè)高性能電路，專門針對(duì)DDS內(nèi)核（相位累加器和相幅轉(zhuǎn)換器）而設(shè)計(jì)。多數(shù)情況下，結(jié)果形成的器件（通常為單芯片）一般稱為純DDS或C-DDS。

　　實(shí)際的DDS器件一般集成多個(gè)寄存器，以實(shí)現(xiàn)不同的頻率和相位調(diào)制方案。如相位寄存器，其存儲(chǔ)的相位內(nèi)容被加在相位累加器的輸出相位上。這樣，可以對(duì)應(yīng)于一個(gè)相位調(diào)諧字延遲輸出正弦波的相位。對(duì)于通信系統(tǒng)相位調(diào)制應(yīng)用，這非常有用。加法器電路的分辨率決定著相位調(diào)諧字的位數(shù)，因此，也決定著延遲的分辨率。

　　在單個(gè)器件上集成一個(gè)DDS引擎和一個(gè)DAC既有優(yōu)點(diǎn)也有缺點(diǎn)，但是，無(wú)論集成與否，都需要一個(gè)DAC來(lái)產(chǎn)生純度超高的高品質(zhì)模擬信號(hào)。DAC將數(shù)字正弦輸出轉(zhuǎn)換為一個(gè)模擬正弦波，可能是單端，也可能是差分。一些關(guān)鍵要求是低相位噪聲、優(yōu)秀的寬帶（WB）和窄帶（NB）無(wú)雜散動(dòng)態(tài)范圍 （SFDR）以及低功耗。如果是外部器件，則DAC必須足夠快以處理信號(hào)，因此，內(nèi)置并行端口的器件非常常見。