摘要

　　直接數字頻率合成（DDS）技術用于產生和調節(jié)高質量波形，廣泛用于醫(yī)學、工業(yè)、儀器儀表、通信、國防等眾多領域。本文將簡要介紹該技術，說明其優(yōu)勢和不足，考察一些應用示例，同時介紹一些有助于該技術推廣的新產品。

　　簡介

　　許多行業(yè)中一個關鍵的需求是精確產生、輕松操作并快速更改不同頻率、不同類型的波形。無論是寬帶收發(fā)器要求具有低相位噪聲和出色的無雜散動態(tài)性能的捷變頻率源，還是工業(yè)測量和控制系統(tǒng)需要穩(wěn)定的頻率激勵，快速、輕松、經濟地產生可調波形并同時維持相位連續(xù)性的能力都是至關重要的一項設計標準，而這正是直接數字頻率合成技術的優(yōu)勢所在。

　　頻率合成的任務

　　不斷增多的頻譜擁堵，加上對功耗更低、質量更高的測量設備的永無止境的需求，這些因素都要求使用新的頻率范圍，要求更好地利用現有頻率范圍。結果，人們尋求對頻率產生進行更好的控制，多數情況下，均是借助于頻率合成器。 這些器件利用一個給定頻率， fC，來產生一個相關的目標頻率（和相位）， fOUT. 其一般關系可以簡單地表示為：

　　fOUT = εx× fC

　　其中，比例因子εx， 有時也被稱為歸一化頻率。

　　該等式通常利用實數逐步逼近的算法實現。當比例因子為有理數時，兩個相對質數（輸出頻率和基準頻率）之比將諧波相關。但在多數情況下， εx 可能屬于更廣泛的實數集，逼近過程一旦處于可接受的范圍之內即會被截斷

　　直接數字頻率合成

　　頻率合成器的一種實用型實現方式是直接數字頻率合成 （DDFS）， 通常簡稱為 直接數字合成 （DDS）。 這種技術利用數字數據處理來產生一個頻率和相位可調的輸出，該輸出與一個固定的頻率參考或時鐘源fC.相關。在DDS架構中，參考或系統(tǒng)時鐘頻率由一個比例因子分頻來產生所需頻率，該比例因子由二進制調諧字可編程控制。

　　簡言之，直接數字頻率合成器將一串時鐘脈沖轉換成一個模擬波形，通常為一個正弦波、三角波或方波。如圖1所示，其主要部分為：相位累加器（產生輸出波形相位角度的數據）， 相數轉換器，（將上述相位數據轉換為瞬時輸出幅度數據），以及數模轉換器（DAC）（將該幅度數據轉換成采樣模擬數據點）

　　圖1.DDS系統(tǒng)的功能框圖。

　　對于正弦波輸出，相數轉換器通常為一個正弦查找表（圖2）。相位累加器以N為單位計數，并根據以下等式產生一個相對于fC的頻率：

　　其中：

　　M為調諧字的分辨率（24至48位）

　　N為對應于相位累加器輸出字最小增量相位變化的fC的脈沖數。

　　圖2.典型的DDS架構和信號路徑（帶DAC）。

　　由于更改N會立即改變輸出相位和頻率，因此，系統(tǒng)自身具有相位連續(xù)，特點，這是許多應用的關鍵屬性之一。無需環(huán)路建立時間，這與模擬系統(tǒng)不同，如鎖相環(huán) （PLL）。

　　DAC通常為一個高性能電路，專門針對DDS內核（相位累加器和相幅轉換器）而設計。多數情況下，結果形成的器件（通常為單芯片）一般稱為純DDS或C-DDS。

　　實際的DDS器件一般集成多個寄存器，以實現不同的頻率和相位調制方案。如相位寄存器，其存儲的相位內容被加在相位累加器的輸出相位上。這樣，可以對應于一個相位調諧字延遲輸出正弦波的相位。對于通信系統(tǒng)相位調制應用，這非常有用。加法器電路的分辨率決定著相位調諧字的位數，因此，也決定著延遲的分辨率。

　　在單個器件上集成一個DDS引擎和一個DAC既有優(yōu)點也有缺點，但是，無論集成與否，都需要一個DAC來產生純度超高的高品質模擬信號。DAC將數字正弦輸出轉換為一個模擬正弦波，可能是單端，也可能是差分。一些關鍵要求是低相位噪聲、優(yōu)秀的寬帶（WB）和窄帶（NB）無雜散動態(tài)范圍 （SFDR）以及低功耗。如果是外部器件，則DAC必須足夠快以處理信號，因此，內置并行端口的器件非常常見。