作者：ADI公司　　Abhilasha Kawle 和 Roberto Maurino

本文重點(diǎn)介紹新型連續(xù)時(shí)間Sigma-Delta （CTSD）精密ADC最重要的架構(gòu)特性之一：輕松驅(qū)動(dòng)阻性輸入和基準(zhǔn)電壓源。實(shí)現(xiàn)最佳信號(hào)鏈性能的關(guān)鍵是確保其與ADC接口時(shí)輸入源或基準(zhǔn)電壓源本身不被破壞。使用傳統(tǒng)ADC時(shí)，為實(shí)現(xiàn)輸入和基準(zhǔn)電壓源與ADC的無(wú)縫接口，需要復(fù)雜的信號(hào)調(diào)理電路設(shè)計(jì)——稱為前端設(shè)計(jì)。CTSD ADC的獨(dú)特架構(gòu)特性可簡(jiǎn)化并創(chuàng)新這種ADC與輸入和基準(zhǔn)電壓源的接口。首先，我們快速回顧一下傳統(tǒng)ADC的前端設(shè)計(jì)。

傳統(tǒng)ADC的前端設(shè)計(jì)

在本文中，“傳感器”和“輸入信號(hào)”可以互換使用，代表ADC信號(hào)鏈的任何類型的電壓輸入。ADC信號(hào)鏈的輸入信號(hào)可以是傳感器、來(lái)自某些源的信號(hào)或控制回路的反饋。眾所周知，在傳統(tǒng)的離散時(shí)間Sigma-Delta （DTSD） ADC和逐次逼近寄存器 （SAR） ADC中，輸入和基準(zhǔn)電壓源處的采樣網(wǎng)絡(luò)是開關(guān)電容負(fù)載。當(dāng)開關(guān)導(dǎo)通時(shí)，電容給輸入充電；當(dāng)開關(guān)斷開時(shí)，電容保持采樣值。在每個(gè)采樣時(shí)鐘邊沿，當(dāng)開關(guān)重新將電容連接到輸入時(shí)，需要一個(gè)有限電流（稱為反沖電流）來(lái)將電容充電或放電到新的采樣值。該電流的曲線如圖1a所示。大多數(shù)傳感器和基準(zhǔn)電壓源IC無(wú)法驅(qū)動(dòng)這種幅度的反沖電流，而如果直接與ADC接口，輸入信號(hào)或基準(zhǔn)電壓源有很大可能遭到破壞。避免這種破壞的已知解決方案之一是使用驅(qū)動(dòng)緩沖放大器將輸入傳感器和基準(zhǔn)電壓源與ADC隔離開來(lái)。驅(qū)動(dòng)放大器應(yīng)具有吸收這種反沖電流的能力，如圖1b所示。這導(dǎo)致需要高壓擺率和高帶寬放大器來(lái)支持所需的輸入充電/放電電流，并使反沖在一個(gè)采樣時(shí)間周期內(nèi)穩(wěn)定下來(lái)。這些嚴(yán)格的要求限制了可用于傳統(tǒng)ADC的輸入和基準(zhǔn)電壓源路徑的緩沖放大器的選擇。

圖1.（a） 傳統(tǒng)ADC的輸入和基準(zhǔn)電壓源上的反沖電流，（b） 通過(guò)緩沖器將反沖電流與輸入和基準(zhǔn)電壓源隔離

另一方面，輸入端需要低通抗混疊濾波器來(lái)確保高頻噪聲和干擾信號(hào)大幅衰減，使得當(dāng)它們因?yàn)槟繕?biāo)頻段的采樣而折回時(shí)，性能不會(huì)降低。當(dāng)前ADC信號(hào)鏈設(shè)計(jì)人員面臨的挑戰(zhàn)是要對(duì)相互對(duì)立的要求——混疊抑制和輸出穩(wěn)定——進(jìn)行微調(diào)。DTSD ADC的采用驅(qū)動(dòng)器和抗混疊濾波器的前端設(shè)計(jì)如圖2所示。

輸入路徑由儀表放大器（in-amp）組成，儀表放大器將傳感器與全差分放大器（FDA）接口，后者最終驅(qū)動(dòng)ADC。儀表放大器將輸入傳感器環(huán)境與ADC電路隔離開來(lái)。例如，傳感器的共模（CM）信號(hào)可能非常高（高達(dá)數(shù)十伏），但大多數(shù)FDA和ADC不支持這種高輸入共模電壓。一般的儀表放大器有能力支持寬輸入共模電壓，同時(shí)提供適合于FDA和ADC的輸出共模電壓。儀表放大器的另一個(gè)優(yōu)點(diǎn)是其具有高輸入阻抗。這意味著如果傳感器不能直接驅(qū)動(dòng)FDA的輸入電阻，那么傳感器可以通過(guò)儀表放大器與FDA接口。FDA本身需要具有高帶寬和高壓擺率，以使輸出更快建立。FDA周圍需要構(gòu)建有源抗混疊濾波器（AAF），以便抑制干擾信號(hào)。

對(duì)輸入或基準(zhǔn)電壓源的驅(qū)動(dòng)器的要求相互沖突：一方面，快速建立需要高帶寬，但另一方面，噪聲和干擾信號(hào)的濾波需要低帶寬。在基準(zhǔn)電壓源路徑上，DTSD ADC信號(hào)鏈的前端設(shè)計(jì)如圖2所示，基準(zhǔn)電壓源IC連接到一個(gè)緩沖器，后者驅(qū)動(dòng)ADC的基準(zhǔn)電壓源負(fù)載。設(shè)計(jì)中還有一個(gè)噪聲濾波器，用以截?cái)嗷鶞?zhǔn)電壓源IC和緩沖器的超出某一頻率的噪聲。此濾波器的設(shè)計(jì)要求將在后文討論?；鶞?zhǔn)電壓源緩沖器具有高帶寬和高壓擺率要求，以便更快地平息采樣事件干擾。

本系列文章的第1部分已說(shuō)明，使用精密CTSD ADC的新信號(hào)鏈可以比傳統(tǒng)ADC的復(fù)雜信號(hào)鏈小68％。這種尺寸縮減可減少BOM，而且簡(jiǎn)單的設(shè)計(jì)有助于信號(hào)鏈設(shè)計(jì)人員加快產(chǎn)品上市。

CTSD ADC的優(yōu)勢(shì)：正輸入和基準(zhǔn)電壓源

第2部分向信號(hào)鏈設(shè)計(jì)人員解釋了CTSD ADC架構(gòu)，即采用非常規(guī)方法來(lái)反轉(zhuǎn)閉環(huán)放大器。如第2部分所述，可以將CTSD ADC視為具有阻性輸入和基準(zhǔn)電壓源負(fù)載的Sigma-Delta ADC。輸入和基準(zhǔn)電壓源結(jié)構(gòu)是簡(jiǎn)單的阻性負(fù)載，這意味著沒(méi)有高帶寬或高壓擺率驅(qū)動(dòng)要求。第3部分展示了CTSD的獨(dú)特優(yōu)勢(shì)，其固有的混疊抑制能力可抗干擾。在傳統(tǒng)信號(hào)鏈設(shè)計(jì)中，需要外部混疊抑制濾波器來(lái)衰減干擾信號(hào)，這是一個(gè)額外的挑戰(zhàn)，但CTSD ADC不需要外部AAF。由于CTSD ADC的固有混疊抑制特性，調(diào)制器環(huán)路的信號(hào)轉(zhuǎn)換函數(shù)等于衰減高頻干擾的抗混疊濾波器的轉(zhuǎn)換函數(shù)。由于阻性輸入和固有AAF，輸入網(wǎng)絡(luò)得以簡(jiǎn)化，傳感器可以直接連接到ADC。在傳感器沒(méi)有能力驅(qū)動(dòng)這種阻性負(fù)載的情況下，可以使用儀表放大器來(lái)將傳感器與ADC接口。類似地，在基準(zhǔn)電壓源方面，由于阻性負(fù)載，CTSD ADC信號(hào)鏈中不需要基準(zhǔn)電壓源緩沖器。圖3b顯示了使用儀表放大器的簡(jiǎn)化示意圖。

圖2.離散時(shí)間Sigma-Delta ADC的前端設(shè)計(jì)

圖3.（a） CTSD架構(gòu)提供阻性輸入和基準(zhǔn)電壓源負(fù)載，（b） 直接儀表放大器和基準(zhǔn)電壓源驅(qū)動(dòng)CTSD ADC

圖4.（a） DTSD ADC的輸入電流中的反沖，（b） CTSD ADC的連續(xù)輸入電流曲線

圖4顯示了對(duì)CTSD ADC如何幫助簡(jiǎn)化輸入前端設(shè)計(jì)的進(jìn)一步支持。對(duì)于DTSD ADC，當(dāng)輸入采樣開關(guān)改變狀態(tài)時(shí)，可以明顯看到反沖導(dǎo)致的輸入電流的不連續(xù)性。對(duì)于CTSD ADC，可觀察到輸入電流是連續(xù)的，其保持了信號(hào)連續(xù)性。

簡(jiǎn)化輸入驅(qū)動(dòng)設(shè)計(jì)

我們已經(jīng)證明，CTSD ADC的輸入驅(qū)動(dòng)是阻性的。本節(jié)將說(shuō)明在規(guī)劃ADC的輸入驅(qū)動(dòng)時(shí)，如何確定輸入阻抗RIN的值。RIN是ADC額定噪聲性能的函數(shù)。例如，AD4134是一款精密CTSD ADC，具有108 dB的動(dòng)態(tài)范圍和4 V基準(zhǔn)電壓源，輸入阻抗為6 kΩ差分。這表明，當(dāng)施加一個(gè)滿量程8 V p-p差分輸入信號(hào)時(shí)，峰值電流要求是1.3 mA p-p。如果傳感器可以支持輸入電流VIN/RIN，則它可以與ADC直接接口。需要一個(gè)簡(jiǎn)單放大器來(lái)驅(qū)動(dòng)這種阻性負(fù)載的場(chǎng)景是：

1.傳感器沒(méi)有所需驅(qū)動(dòng)能力來(lái)提供VIN/RIN的峰值電流。

2.信號(hào)鏈設(shè)計(jì)要求為傳感器輸出提供增益或衰減。

3.將輸入傳感器環(huán)境與ADC電路隔離開來(lái)。

4.傳感器具有很大輸出阻抗。

5.傳感器遠(yuǎn)離ADC，軌道布線可能給輸入端增加相當(dāng)大的電阻。

在場(chǎng)景4和5中，額外的外部電阻RS將存在電壓降，該電壓降表示ADC輸入端有信號(hào)損失。這導(dǎo)致信號(hào)鏈的增益誤差和誤差隨溫度的漂移，因而引起性能下降。增益的溫度漂移是由外部電阻和內(nèi)阻的不同溫度系數(shù)引起的。使用一個(gè)簡(jiǎn)單放大器來(lái)隔離額外的外部電阻，可以解決此問(wèn)題。由于該放大器的驅(qū)動(dòng)負(fù)載是阻性的，因此該放大器的選擇標(biāo)準(zhǔn)是：

·輸入阻抗：為避免信號(hào)衰減或損失，傳感器的阻抗應(yīng)與放大器輸入阻抗匹配。

·輸出阻抗：輸出阻抗應(yīng)當(dāng)足以驅(qū)動(dòng)ADC的阻性輸入負(fù)載。

·輸出類型：作為一般信號(hào)鏈設(shè)計(jì)指導(dǎo)原則，建議使用差分信號(hào)策略以獲得最佳信號(hào)鏈性能。差分輸出類型放大器或單端轉(zhuǎn)差分輸出的設(shè)計(jì)技術(shù)最適合此任務(wù)。另外，為了實(shí)現(xiàn)最佳性能，最好將該差分信號(hào)的共模設(shè)置為VREF/2。

·可編程增益：輸入信號(hào)一般要放大或衰減，以將其映射到ADC的滿量程范圍。這是因?yàn)楫?dāng)使用ADC的滿量程輸入范圍時(shí)，可以從ADC信號(hào)鏈獲得最高性能。

基于應(yīng)用，該放大器可以是儀表放大器或FDA，也可以是兩個(gè)單端運(yùn)算放大器的組合——形成一個(gè)差分輸出放大器。沒(méi)有高壓擺率或高帶寬的硬性要求，可根據(jù)應(yīng)用需求從ADI公司廣泛的放大器產(chǎn)品組合中選擇一款來(lái)驅(qū)動(dòng)此CTSD ADC。此外，放大器性能參數(shù)一般用阻性負(fù)載來(lái)指定，這使得選擇更加簡(jiǎn)單。

例如，對(duì)于AD4134，一個(gè)具有可編程增益選項(xiàng)和全差分輸出的性能兼容的儀表放大器選擇是 LTC6373。該儀表放大器為輸入源提供高阻抗，可以輕松驅(qū)動(dòng)差分6 kΩ阻抗，噪聲和線性度性能與ADC相當(dāng)。通過(guò)其廣泛的輸入共模支持和可編程增益選項(xiàng)，任何具有寬范圍信號(hào)幅度的傳感器或輸入信號(hào)都可以與ADC接口。采用該直接儀表放大器驅(qū)動(dòng)的輸入前端設(shè)計(jì)的一個(gè)例子如圖4所示。

圖5.輸入前端設(shè)計(jì)，CTSD ADC與儀表放大器直接接口

另一個(gè)例子是使用全差分驅(qū)動(dòng)放大器（如 LTC6363-0.5/LTC6363-1/LTC6363-2，基于所需的增益或衰減）的簡(jiǎn)單低壓前端設(shè)計(jì)，如圖6所示?？梢允褂肍DA的場(chǎng)景是當(dāng)傳感器有能力驅(qū)動(dòng)FDA的阻性負(fù)載，但為單端類型或具有ADC不支持的共模，或者信號(hào)鏈需要小增益/衰減。

圖6.輸入前端設(shè)計(jì)，CTSD ADC與全差分放大器直接接口

另一個(gè)例子是低BOM方案，使用兩個(gè)單端運(yùn)算放大器將單端輸入轉(zhuǎn)換為ADC的全差分信號(hào)，如圖7所示。

圖7.輸入前端設(shè)計(jì)，CTSD ADC使用兩個(gè)單端放大器

還有許多其他例子，像使用單端儀表放大器和單端運(yùn)算放大器的組合來(lái)構(gòu)建差分輸出前端，以支持非常高的輸入共模或低驅(qū)動(dòng)強(qiáng)度單端型傳感器?？梢愿鶕?jù)性能、面積和BOM要求選擇任何這樣的組合，以更好地適合應(yīng)用。

與AD4134兼容的其他放大器有：

·運(yùn)算放大器 ADA4625-2、ADA4610-2、AD8605和ADA4075-2。

·全差分放大器：ADA4940-2、LTC6363和ADA4945-1。

·儀表放大器： AD8421。

ADI放大器選型指南 可用于選擇最適合具體應(yīng)用的放大器。例如，對(duì)于音頻測(cè)試設(shè)備等高線性度應(yīng)用，建議使用ADA4945-1。對(duì)于最重要考慮是超高輸入阻抗的光電二極管應(yīng)用，可以使用跨阻放大器（TIA），例如ADA4610-2。

CTSD ADC大大簡(jiǎn)化了輸入前端，接下來(lái)看看基準(zhǔn)電壓源驅(qū)動(dòng)方面的類似簡(jiǎn)化。

簡(jiǎn)化基準(zhǔn)電壓源設(shè)計(jì)

ADC輸出是其輸入和基準(zhǔn)電壓源的表示，如式1所示。

其中，VIN = 輸入電壓電平，VREFADC = ADC的基準(zhǔn)電壓，N = 位數(shù)，DOUT = ADC數(shù)字輸出。

式1說(shuō)明，為實(shí)現(xiàn)最佳ADC性能，干凈完好的基準(zhǔn)電壓源十分重要。ADC有如下三個(gè)主要性能指標(biāo)會(huì)受基準(zhǔn)電壓誤差影響：

·信噪比（SNR）： SNR的主要噪聲貢獻(xiàn)源是輸入路徑、ADC本身和基準(zhǔn)電壓源。對(duì)于ADC輸出端的目標(biāo)總噪聲，考慮到其他噪聲源，基準(zhǔn)電壓源噪聲的預(yù)算一般是獨(dú)立ADC輸出噪聲的1/3或1/4?；鶞?zhǔn)電壓源或基準(zhǔn)電壓源緩沖器通常具有比ADC更高的噪聲。在基準(zhǔn)電壓源或基準(zhǔn)電壓源緩沖器IC的數(shù)據(jù)手冊(cè)中，可以看到頻譜噪聲密度或Noisedensity是技術(shù)規(guī)格之一?；仡櫾肼曈?jì)算基礎(chǔ)，基準(zhǔn)電壓源或基準(zhǔn)電壓源緩沖器輸出端的總噪聲由下式給出：

我們無(wú)法控制Noisedensity，因?yàn)閷?duì)于所選的基準(zhǔn)電壓源或緩沖器，它是固定的。唯一可控參數(shù)是噪聲帶寬（NBW）。為了降低基準(zhǔn)電壓源噪聲，我們需要降低基準(zhǔn)電壓源或基準(zhǔn)電壓源緩沖器的噪聲帶寬。這一般是通過(guò)將一階低通RC濾波器連接到ADC來(lái)實(shí)現(xiàn)，如圖8所示。對(duì)于一階RC濾波器，NBW由下式給出：

·流過(guò)濾波器電阻R的ADC基準(zhǔn)電流IADC引起一個(gè)電壓降，這會(huì)改變ADC的實(shí)際基準(zhǔn)電壓值。因此，建議選擇較小的R值和較大的C值，以滿足低基準(zhǔn)電壓源噪聲的NBW要求。

·增益誤差：從式1可以看出，VREFADC決定了輸出到輸入轉(zhuǎn)換函數(shù)的斜率，就像在y = mx之類的直線方程中一樣。該斜率也被稱為ADC的增益。因此，如果基準(zhǔn)電壓源發(fā)生變化，ADC的增益也會(huì)改變。

·線性度：對(duì)于傳統(tǒng)的DTSD ADC和SAR ADC，基準(zhǔn)電流和伴隨的反沖依賴于輸入信號(hào)。因此，如果基準(zhǔn)電壓源在下一個(gè)采樣時(shí)鐘邊沿之前沒(méi)有完全建立，則基準(zhǔn)電壓源上的誤差將與輸入相關(guān)，并導(dǎo)致非線性。數(shù)學(xué)上，VREFADC可表示為

參考式1，基于ADC的輸入，ADC輸出DOUT將有各種高階依賴性，這種依賴會(huì)造成諧波和積分非線性。因此，傳統(tǒng)ADC硬性要求基準(zhǔn)電壓源緩沖器具有高壓擺率和帶寬，以使基準(zhǔn)電壓源輸出在采樣時(shí)間周期內(nèi)穩(wěn)定下來(lái)

如果仔細(xì)分析SNR和線性度，我們會(huì)看到基準(zhǔn)電壓源或基準(zhǔn)電壓源緩沖器具有相互沖突的要求要滿足。低噪聲要求低帶寬，但快速建立要求高帶寬。適當(dāng)?shù)仄胶膺@兩項(xiàng)要求是信號(hào)鏈設(shè)計(jì)人員長(zhǎng)久以來(lái)的挑戰(zhàn)。一些最新的DTSD ADC和SAR ADC將基準(zhǔn)電壓源緩沖器整合到片內(nèi)，以簡(jiǎn)化信號(hào)鏈設(shè)計(jì)中的一步，但這些解決方案需要額外的功率，或者會(huì)在一定程度上影響性能。CTSD ADC不需要快速建立緩沖器，其阻性輸入也不需要快速建立驅(qū)動(dòng)器，因此能夠避免性能問(wèn)題。

CTSD ADC通過(guò)以下特性和設(shè)計(jì)改進(jìn)解決了基準(zhǔn)電壓源驅(qū)動(dòng)器的挑戰(zhàn)：

·基準(zhǔn)電壓源為阻性負(fù)載，在每個(gè)采樣時(shí)鐘邊沿沒(méi)有建立要求。因此，設(shè)計(jì)人員可以直接將基準(zhǔn)電壓源IC連接到ADC，而無(wú)需專用基準(zhǔn)電壓源緩沖器。

·已獲專利的設(shè)計(jì)技術(shù)使基準(zhǔn)電流與輸入無(wú)關(guān)，并迫使ADC的基準(zhǔn)電流IADC基本保持恒定。當(dāng)可能需要RC濾波器來(lái)降低基準(zhǔn)電壓源噪聲時(shí)，這是有益的，如圖8所示。結(jié)果是電阻上的壓降恒定，沒(méi)有輸入相關(guān)項(xiàng)增加到VREFADC上。我們?cè)O(shè)計(jì)了一項(xiàng)措施，可以根據(jù)R的值和基準(zhǔn)電壓引腳上測(cè)得的電壓來(lái)對(duì)系統(tǒng)級(jí)增益誤差進(jìn)行數(shù)字校正。因此，這個(gè)簡(jiǎn)單的基準(zhǔn)電壓源接口不會(huì)有增益或線性誤差。

圖8.阻性基準(zhǔn)電壓源負(fù)載支持基準(zhǔn)電壓源IC與無(wú)源濾波器直接連接

盡管已經(jīng)采取措施來(lái)對(duì)R上壓降引起的誤差進(jìn)行數(shù)字糾正，但有人可能會(huì)問(wèn)，這是否會(huì)限制CTSD ADC的滿量程范圍，因?yàn)锳DC的實(shí)際基準(zhǔn)電壓（VREFADC）會(huì)比施加的VREF要小。

例如，若將基準(zhǔn)電壓源IC的VREF調(diào)整并設(shè)置為4.096 V，ADC基準(zhǔn)電流（IADC） = 6 mA，那么，對(duì)于R = 20Ω的濾波器電阻，ADC的實(shí)際基準(zhǔn)電壓（VREFADC）為3.967 V，如式5所示。在這種情況下，當(dāng)在ADC輸入端施加2×VREF = 8.192 V p-p（其大于2×VREFADC）的額定滿量程差分輸入時(shí)，是否有可能使ADC輸出飽和？答案是“不會(huì)”。CTSD ADC設(shè)計(jì)為支持輸入幅度超出ADC引腳REFIN的基準(zhǔn)電壓幾mV。在我們的AD4134示例中，該擴(kuò)展范圍將電阻值限制為最大25Ω。然后選擇用于噪聲濾波器的C值，以滿足所計(jì)算的噪聲帶寬。

簡(jiǎn)化基準(zhǔn)電壓源驅(qū)動(dòng)設(shè)計(jì)

CTSD ADC簡(jiǎn)化了基準(zhǔn)電壓源驅(qū)動(dòng)的設(shè)計(jì)，但當(dāng)為濾波器選擇正確的R，然后對(duì)電阻上的壓降進(jìn)行數(shù)字增益誤差校正時(shí)，仍有其他因素需要考慮。數(shù)字增益誤差校正（也稱為校準(zhǔn)）是許多ADC的常見特性，它讓信號(hào)鏈設(shè)計(jì)人員可以在ADC的數(shù)字輸出端自由補(bǔ)償信號(hào)鏈中的誤差。因此，它可能不需要增加設(shè)計(jì)步驟，而是重復(fù)使用相同的算法，這對(duì)于許多信號(hào)鏈很常見。在這種情況下，電阻的選擇似乎不是什么特別的設(shè)計(jì)步驟，但有一點(diǎn)要注意：電壓降的溫度相關(guān)性。外部濾波器電阻與IADC隨溫度的漂移不同，進(jìn)而導(dǎo)致VREFADC和ADC的增益隨溫度漂移。對(duì)于具有嚴(yán)格增益漂移要求的應(yīng)用，一種原始解決方案是定期校準(zhǔn)信號(hào)鏈。但是，借助CTSD技術(shù)可以實(shí)現(xiàn)更好、更創(chuàng)新的解決方案。由于ADC基準(zhǔn)電壓源負(fù)載電流保持恒定，而且與片內(nèi)使用的阻性材料有關(guān)，因此可以提供片內(nèi)20Ω濾波器電阻R，如圖9所示。

圖9.片內(nèi)基準(zhǔn)電壓源噪聲濾波器電阻簡(jiǎn)化CTSD ADC的基準(zhǔn)電壓源前端設(shè)計(jì)

在新的前端設(shè)計(jì)中，基準(zhǔn)電壓源IC連接在REFIN引腳上，濾波電容連接在REFCAP引腳上，形成基準(zhǔn)電壓源IC噪聲的噪聲濾波器。由于片內(nèi)電阻R的阻值和IADC均是同一電阻材料的函數(shù)，因此REFCAP上沒(méi)有溫度漂移（VREFADC）。AD4134還使用已獲專利的片內(nèi)基準(zhǔn)電壓源校正算法對(duì)片內(nèi)電阻上的電壓降進(jìn)行數(shù)字自校準(zhǔn)。因此，基準(zhǔn)電壓源驅(qū)動(dòng)設(shè)計(jì)得以簡(jiǎn)化，只需根據(jù)性能要求選擇基準(zhǔn)電壓源IC和電容值。

ADR444是可用作CTSD ADC配套器件的低噪聲基準(zhǔn)電壓源IC之一。關(guān)于電容值選擇和內(nèi)部/外部數(shù)字增益校準(zhǔn)，AD4134的數(shù)據(jù)手冊(cè)提供了進(jìn)一步細(xì)節(jié)。

結(jié)論

CTSD ADCS消除了實(shí)現(xiàn)最佳精密性能并簡(jiǎn)化前端設(shè)計(jì)的許多障礙。在接下來(lái)的文章中，我們將介紹如何將CTSD ADC調(diào)制器內(nèi)核的輸出處理成最終數(shù)字輸出格式，以供外部數(shù)字控制器使用，實(shí)現(xiàn)最佳處理。從本系列文章介紹的Sigma-Delta基礎(chǔ)知識(shí)可知，調(diào)制器輸出無(wú)法直接處理，因?yàn)樗且愿叩枚嗟乃俾蔬M(jìn)行采樣。需要將采樣速率降低到應(yīng)用所需的輸出數(shù)據(jù)速率（ODR）。接下來(lái)，我們將介紹一種新穎的異步采樣速率轉(zhuǎn)換（ASRC）技術(shù)，它使信號(hào)鏈設(shè)計(jì)人員可以將最終ADC輸出調(diào)整到所需的任何ODR，ODR只能是采樣頻率的幾倍的古老限制不復(fù)存在。請(qǐng)繼續(xù)關(guān)注這些有趣的見解！

參考電路

“驅(qū)動(dòng)精密轉(zhuǎn)換器：選擇基準(zhǔn)電壓源和放大器?！?ADI公司。

Mahaffey，Anna?！膀?qū)動(dòng)SAR ADC（第1部分）：模擬輸入模型”。ADI公司。

Shah， Anshul?！盀楹位鶞?zhǔn)電壓噪聲非常重要？” 模擬對(duì)話，第54卷第1期，2020年3月。

作者

Abhilasha Kawle

Abhilasha Kawle是ADI公司線性和精密技術(shù)部模擬設(shè)計(jì)經(jīng)理，工作地點(diǎn)位于印度班加羅爾。她于2007年畢業(yè)于班加羅爾印度科學(xué)理工學(xué)院，獲電子設(shè)計(jì)和技術(shù)碩士學(xué)位。

Roberto Maurino

Roberto Maurino是ADI公司位于英國(guó)紐伯里的精密ADC部門的設(shè)計(jì)工程師。2005年獲倫敦帝國(guó)學(xué)院博士學(xué)位，1996年獲意大利都靈理工大學(xué)和法國(guó)格勒諾布爾國(guó)立理工學(xué)院工程學(xué)位。