ADS921x是18位、高速、雙通道、同步采樣、模數(shù)轉(zhuǎn)換器（ADC）系列，具有用于ADC輸入的集成驅(qū)動器。集成ADC驅(qū)動器簡化了信號鏈，降低了精密應(yīng)用的功耗，并支持超過1MHz的高頻信號。由于不需要外部去耦電容器，集成ADC基準(zhǔn)電壓緩沖器針對寬帶寬應(yīng)用進行了優(yōu)化。

ADS921x使用串行LVDS （SLVDS）數(shù)據(jù)接口，可實現(xiàn)高速數(shù)字通信，同時最大限度地降低數(shù)字開關(guān)噪聲。使用每個ADC通道的單獨SLVDS輸出或兩個ADC通道的一個SLVDS輸出讀取雙通道ADC數(shù)據(jù)。
*附件：ads9218.pdf

特性

• 高速低功耗：
  • ADS9219：20MSPS/通道，230mW/通道
  • ADS9218：10MSPS/通道，146mW/通道
  • ADS9217：5MSPS/通道，95mW/通道
• 2 通道，同時采樣
• 功能集成：
  • 集成ADC驅(qū)動器
  • 集成精密參考
  • 共模電壓輸出緩沖器
• 高性能：
  • 18 位無缺失碼
  • INL：±1LSB，DNL：±0.75LSB
  • 信噪比：95.5dB和104.5dB信噪比，OSR = 16
• 寬輸入帶寬 （–3dB）：
  • ADS9219和ADS9218：90MHz
  • ADS9217：45MHz
• 串行LVDS接口：
  • SDR 和 DDR 輸出模式
  • 同步時鐘和數(shù)據(jù)輸出
• 擴展工作范圍：–40°C 至 +125°C

參數(shù)

方框圖

ADS921x 系列（含 ADS9217/ADS9218/ADS9219）是德州儀器（TI）推出的高集成度雙路同步采樣 18 位逐次逼近型（SAR）ADC，集成 ADC 輸入驅(qū)動、高精度參考源、共模電壓輸出緩沖及高速串行 LVDS 接口，專為高速、超高精度數(shù)據(jù)采集設(shè)計，適用于功率分析儀、源測量單元（SMU）、伺服驅(qū)動位置反饋、船舶設(shè)備及交直流電源等對精度與速度均有嚴苛要求的場景，工作溫度覆蓋 - 40°C~+125°C 工業(yè)級范圍，兼具低失真、低功耗與寬頻帶特性。

一、核心特性與器件差異

1. 共性核心特性

• 超高精度同步采樣 ：
  • 18 位分辨率無失碼（NMC），微分非線性（DNL）最大 ±0.9LSB（典型 ±0.4LSB），積分非線性（INL）最大 ±1.9LSB（-40°C+125°C）/±1.125LSB（0°C70°C），適配高精度測量場景；
  • 低直流誤差：輸入偏移誤差典型 ±40LSB，偏移漂移典型 0.1nA/°C；增益誤差最大 ±0.05% FSR，增益漂移典型 2ppm/°C，溫漂特性優(yōu)異；
  • 卓越 AC 性能：1kHz 輸入時，信噪比（SNR）典型 95.5dBFS、總諧波失真（THD）典型 - 118dB、無雜散動態(tài)范圍（SFDR）典型 118dB，通道隔離串?dāng)_典型 120dB，1MHz 輸入時 SNR 仍達 94.9dBFS，高頻性能穩(wěn)定。
• 寬頻帶與靈活速率 ：
  • 輸入帶寬（-3dB）：ADS9219/ADS9218 達 90MHz，ADS9217 達 45MHz，支持 1MHz 以上高頻信號采集，適配電機控制、射頻信號采樣等場景；
  • 過采樣增強：支持 2/4/8/16 倍過采樣（OSR），OSR=16 時 SNR 提升至 104.8dBFS，進一步降低噪聲，提升弱信號檢測能力。
• 高集成模擬前端 ：
  • 集成 ADC 輸入驅(qū)動放大器：高阻抗輸入（等效輸入網(wǎng)絡(luò)含 22pF 電容與 0.6Ω/2Ω 電阻），無需外部緩沖電路，簡化信號鏈并降低功耗；
  • 內(nèi)置高精度參考源：4.096V 內(nèi)部參考（溫度漂移典型 6ppm/°C，最大 20ppm/°C），支持外部參考輸入（4.076V~4.116V），REFIO 引腳需并聯(lián) 10μF 陶瓷去耦電容；
  • 共模電壓緩沖：VCMOUT 引腳輸出典型 2.4V 共模電壓，用于匹配 ADC 輸入共模電壓（需 ±70mV 范圍內(nèi)），需并聯(lián) 1μF 去耦電容至 GND。
• 高速 LVDS 數(shù)字接口 ：
  • 支持串行 LVDS（SLVDS）接口，提供 1 通道（DOUTA）或 2 通道（DOUTA/DOUTB）輸出選項，兼容單數(shù)據(jù)率（SDR）與雙數(shù)據(jù)率（DDR）模式；
  • 數(shù)據(jù)幀寬可配置：20 位（18 位數(shù)據(jù) + 2 位用戶位）或 24 位（18 位數(shù)據(jù) + 6 位用戶位），默認 24 位，支持數(shù)據(jù)隨機化（XOR 操作）降低接地反彈干擾；
  • 同步時鐘輸出：DCLK（數(shù)據(jù)時鐘）與 FCLK（幀時鐘）同步數(shù)據(jù)傳輸，時鐘頻率最高 480MHz（2 通道 DDR 模式），數(shù)字噪聲耦合低，適配高速 FPGA/MCU 接收。
• 功能增強與可靠性 ：
  • 內(nèi)置 10 位溫度傳感器：精度 ±2.5°C，通過 SPI 配置寄存器（0x90/0x91）讀取，溫度計算公式：；
  • 數(shù)字下變頻器（DDC）：集成 24 位數(shù)控振蕩器（NCO）與數(shù)字混頻器，輸出 24 位 I/Q 復(fù)數(shù)信號，支持頻率捷變，適配射頻信號下變頻采樣；
  • ESD 防護：模擬輸入 ±2000V（HBM）、其他引腳 ±1000V（HBM）、全引腳 ±500V（CDM），符合 JEDEC JESD22 標(biāo)準(zhǔn)，工業(yè)環(huán)境可靠性高。

2. 器件差異（ADS9217 vs ADS9218 vs ADS9219）

二、封裝與引腳功能

1. 封裝規(guī)格

全系采用 6mm×6mm 40 引腳 VQFN（RHA 封裝），引腳間距 0.5mm，最大高度 1mm，底部裸露熱焊盤（需與 PCB 熱焊盤焊接以優(yōu)化散熱），熱阻參數(shù)：

• 結(jié)到環(huán)境（RθJA）25.8°C/W，結(jié)到板（RθJB）7.5°C/W，結(jié)到殼頂（RθJC (top)）13.3°C/W，適配高密度 PCB 布局，確保高功率下的散熱可靠性。

2. 關(guān)鍵引腳分類與功能

三、電氣規(guī)格與工作條件

1. 電源要求

2. 關(guān)鍵電氣參數(shù)（典型值，TA=25°C，AVDD_5V=5V，VDD_1V8=1.8V）

四、核心功能與工作模式

1. 模擬前端與采樣流程

• 信號路徑 ：差分輸入→ADC 輸入驅(qū)動→二階 RC 濾波→SAR ADC→數(shù)字信號處理（過采樣 / DDC）→LVDS 接口輸出；
• 同步采樣 ：雙路 ADC 共享同一采樣時鐘（SMPL_CLK），在時鐘下降沿同步采樣，通道間相位差極小，適配功率分析中電壓 / 電流同步測量場景；
• 共模匹配 ：輸入信號共模電壓需嚴格匹配 VCMOUT（±70mV），否則可能導(dǎo)致 ADC 通道掉電，AC 耦合時需通過電阻網(wǎng)絡(luò)將共模電壓拉至 VCMOUT 水平。

2. 數(shù)據(jù)處理與接口配置

• 過采樣（OSR）增強 ：
  • 通過寄存器（0x0D/0xC0/0xC4）配置 2/4/8/16 倍過采樣，OSR=16 時輸出速率降至采樣率的 1/16，但 SNR 提升至 104.8dBFS，適合弱信號檢測；
  • 過采樣濾波器可通過 SMPL_SYNC 引腳復(fù)位，支持多器件同步過采樣，確保多通道數(shù)據(jù)一致性。
• 數(shù)字下變頻器（DDC） ：
  • 集成 24 位 NCO 與數(shù)字混頻器，NCO 頻率通過寄存器（0xFD/0xFE）配置，公式為fNCO ? =224fSMPLCLK? ? ×(NCOFREQUENCY**[ 23 : 0 ]&0xFFFF0**)**Hz；
  • 輸出 48 位 I/Q 復(fù)數(shù)數(shù)據(jù)（每通道 24 位 I+24 位 Q），可直接用于信號解調(diào)，減少后端 FPGA/MCU 算力消耗。
• LVDS 接口模式 ：
  • 通道模式 ：1 通道（DOUTA 輸出雙路數(shù)據(jù)）或 2 通道（DOUTA/DOUTB 分別輸出 A/B 路數(shù)據(jù)），ADS9219/ADS9218 的 1 通道模式僅支持過采樣時使用；
  • 數(shù)據(jù)速率 ：SDR（單沿采樣）或 DDR（雙沿采樣），DDR 模式下數(shù)據(jù)速率翻倍，例如 20MSPS 采樣率、2 通道 DDR 時，DCLK=240MHz；
  • 時鐘計算 ：DCLK 頻率 =（2 通道 × 數(shù)據(jù)幀寬）/（輸出通道數(shù) × 數(shù)據(jù)速率）× 采樣時鐘，需確保 DCLK≤600MHz（LVDS 接口上限）。

3. 低功耗與復(fù)位模式

• 分級掉電 ：
  • 通道掉電（PD_CH 寄存器）：可單獨關(guān)閉 ADC A/B 或同時關(guān)閉，掉電后模擬部分電流顯著降低；
  • 全芯片掉電（PD_CHIP 寄存器）：關(guān)閉所有電路，僅保留寄存器配置，AVDD_5V 電流典型 2mA，適配間歇采樣場景；
• 復(fù)位機制 ：
  • 硬件復(fù)位（RESET 引腳低有效）或軟件復(fù)位（RESET 寄存器位），復(fù)位后寄存器恢復(fù)默認值，需重新初始化配置，電源上電時間典型 25ms。

五、寄存器配置

1. 核心寄存器功能

• 配置寄存器（Bank 0） ：
  • 00h：SPI 模式（SPI_MODE：0 = 菊花鏈，1 = 傳統(tǒng)模式）、讀使能（SPI_RD_EN）、芯片復(fù)位（RESET）；
  • 01h：菊花鏈長度（DAISY_CHAIN_LEN），支持 1~32 個器件級聯(lián)；
  • 03h：寄存器組選擇（REG_BANK_SEL：0=Bank0，2=Bank1，16=Bank2）。
• 功能寄存器（Bank 1） ：
  • 0Dh：數(shù)據(jù)格式（DATA_FORMAT：0 = 二進制，1 = 二進制補碼）、過采樣使能（OSR_EN）、增益校準(zhǔn)使能（GE_CAL_EN1）；
  • 12h：數(shù)據(jù)通道數(shù)（DATA_LANES：0=2 通道 24 位，2=2 通道 24 位，5=1 通道 20 位，7=1 通道 24 位）、XOR 隨機化使能（XOR_EN）；
  • C0h：通道掉電控制（PD_CH）、過采樣時鐘配置（OSR_CLK）；
  • C1h：參考源選擇（PD_REF：0 = 內(nèi)部，1 = 外部）、數(shù)據(jù)速率（DATA_RATE：0=DDR，1=SDR）；
  • FBh：DDC 使能（MIXER_EN）、NCO 同步（NCO_SYSREF）。
• 溫度傳感器寄存器（Bank 1） ：
  • 90h：溫度傳感器數(shù)據(jù)加載（TS_LD：0→1 觸發(fā)加載）；
  • 91h：10 位溫度傳感器數(shù)據(jù)（TEMPERATURE_SENSOR），讀取后需將 TS_LD 置 0 復(fù)位。

2. SPI 配置流程

• 寫操作 ：需 2 個 24 位幀，第 1 幀選擇寄存器組（Bank1/2），第 2 幀寫入寄存器地址與數(shù)據(jù)；
• 讀操作 ：需 4 個 24 位幀，第 1 幀選組，第 2 幀使能讀模式（SPI_RD_EN=1），第 3 幀讀取寄存器，第 4 幀禁用讀模式；
• 菊花鏈 ：多器件級聯(lián)時，SCLK/CS 共接，SDO 接下一級 SDI，需配置 DAISY_CHAIN_LEN，數(shù)據(jù)傳輸需 N×24 個 SCLK（N 為器件數(shù)）。

六、應(yīng)用與設(shè)計建議

1. 典型應(yīng)用場景

• 功率分析儀 ：雙路同步采樣電壓 / 電流信號，18 位精度 + 95.5dB SNR 確保功率計算誤差＜0.1%，適配新能源、工業(yè)電機等高精度功率測量；
• 源測量單元（SMU） ：低偏移漂移（0.1nA/°C）與高 SNR，支持 pA 級微弱電流測量，滿足半導(dǎo)體器件測試需求；
• 伺服驅(qū)動位置反饋 ：90MHz 帶寬 + 20MSPS 采樣率，快速捕獲電機位置信號，配合 DDC 功能實現(xiàn)實時相位補償。

2. 設(shè)計建議

• 電源與去耦 ：
  • AVDD_5V 與 GND 之間并聯(lián) 1μF（X7R，0603 封裝）+0.1μF（陶瓷），距離引腳＜2mm；VDD_1V8 同理，且模擬地與數(shù)字地僅在熱焊盤處單點連接；
  • REFIO 引腳并聯(lián) 10μF X5R 陶瓷電容至 REFM，避免參考噪聲影響 ADC 精度。
• PCB 布局 ：
  • 劃分模擬區(qū)（AINx、REFIO、VCMOUT）與數(shù)字區(qū)（LVDS、SPI），模擬信號線采用差分布線，阻抗控制 50Ω，長度匹配 ±5mm；
  • 采樣時鐘（SMPL_CLK）采用屏蔽布線，差分對長度差＜1mm，避免時鐘抖動導(dǎo)致 SNR 下降；LVDS 信號線需外接 100Ω 差分匹配電阻（靠近接收端）。
• 輸入保護 ：
  • 模擬輸入建議串聯(lián) 10Ω 限流電阻 + 22pF 濾波電容，防止浪涌電流損壞內(nèi)部 OVP 電路；
  • 共模電壓匹配：通過 THS4552 等全差分放大器將輸入信號共模電壓拉至 VCMOUT，避免通道掉電。