并聯(lián)電阻的問題

在一些方案中，晶振并聯(lián)1MΩ電阻時(shí)，程序運(yùn)行正常，而在沒有1MΩ電阻的情況下，程序運(yùn)行有滯后及無法運(yùn)行現(xiàn)象發(fā)生。

原因分析：

在無源晶振應(yīng)用方案中，兩個(gè)外接電容能夠微調(diào)晶振產(chǎn)生的時(shí)鐘頻率。而并聯(lián)1MΩ電阻可以幫助晶振起振。因此，當(dāng)發(fā)生程序啟動(dòng)慢或不運(yùn)行時(shí)，建議給晶振并聯(lián)1MΩ的電阻。

這個(gè)1MΩ電阻是為了使本來為邏輯反相器的器件工作在線性區(qū), 以獲得增益, 在飽和區(qū)不存在增益, 而在沒有增益的條件下晶振不起振。簡而言之，并聯(lián)1M電阻增加了電路中的負(fù)性阻抗（-R），即提升了增益，縮短了晶振起振時(shí)間，達(dá)到了晶振起振更容易之目的。

換一種說法，假設(shè)電路中無任何的擾動(dòng)信號(hào)，晶振不可能起振。實(shí)際上反相門電路中許多電路不加這個(gè)電阻也能起振，因?yàn)橐话愕碾娐范加袛_動(dòng)信號(hào)，但有個(gè)別的反相門電路不加這個(gè)電阻就不能起振，因?yàn)閿_動(dòng)信號(hào)強(qiáng)度不夠。

需要指出的是，在低溫環(huán)境下振蕩電路阻抗也會(huì)發(fā)生變化，當(dāng)阻抗增加到一定程度時(shí)，晶振就會(huì)發(fā)生起振困難或不起振現(xiàn)象。這時(shí)，我們也需要給晶振并聯(lián)1MΩ電阻，建議為了增加振蕩電路穩(wěn)定性，給晶振同時(shí)串聯(lián)一個(gè)100Ω的電阻，這樣可以減少晶振的頻率偏移程度。

注：并聯(lián)電阻不能太小，串聯(lián)電阻不能太大。否則，在溫度較低的情況下不易起振。

負(fù)載電容與外接電容的問題

經(jīng)常遇到有人把晶振的負(fù)載電容與外接電容混淆，甚至還有人誤以為這是指同樣的參數(shù)。這里需要特別指出的是：若你這樣想，就大錯(cuò)特錯(cuò)了

下面就為您進(jìn)行分析與區(qū)分：

負(fù)載電容指的是晶振的一個(gè)內(nèi)部重要電氣參數(shù)。一般情況下，對(duì)功耗不太敏感的電子設(shè)備PCBA上，常見的晶振負(fù)載電容為 15PF、18PF、20PF。

那么，諸如腕表、手機(jī)、藍(lán)牙耳機(jī)等對(duì)低功耗明顯有較高需求的電子產(chǎn)品，PCBA上常采用的為負(fù)載電容較小的晶振，比如6PF、7PF、9PF、10PF、12PF。

晶振的負(fù)載電容在生產(chǎn)環(huán)節(jié)已經(jīng)根據(jù)需求通過加工工藝鎖定，在應(yīng)用中無法更改。

晶振的外接電容是指在PCBA板上分別與晶振頻率輸入腳與輸出腳串聯(lián)的電子元件。外接電容值的大小由晶振負(fù)載電容與電路板雜散電容（包括IC電容在內(nèi)）所決定，通常為這兩者之和。

在振蕩電路應(yīng)用中，晶振負(fù)載電容、雜散電容與外接電容之間的關(guān)系示意圖如下：

CL: 石英晶體諧振器的負(fù)載電容。

CS: 指雜散電容，包括IC內(nèi)部的雜散容值、電路板布線間的電容量、PCB板各層之間的寄生電容等。
C1 和 C2:分別指石英晶體諧振器在電路應(yīng)用中的兩顆外接電容。

外接電容的應(yīng)用目的有兩個(gè)：

針對(duì)晶振頻率進(jìn)行微調(diào)，使其盡量靠近目標(biāo)頻率。規(guī)則：外接電容越大，晶振輸出頻率越偏負(fù)向。反之，外接電容越小，晶振輸出頻率則趨于正向變化。

外接電容可以起到對(duì)振蕩電路的穩(wěn)定作用。這也是為何建議在晶振頻率輸入腳與輸出腳分別加一顆同值電容的原因。

※最后需要提醒兩點(diǎn)：

1、外接電容所起到的作用僅僅是對(duì)晶振頻率進(jìn)行微調(diào)。若晶振工作時(shí)頻偏過大，就需要考慮晶振本身精度的原因，比如晶振精度是否不能滿足芯片要求而更改為精度更高的晶振。

2、外接電容僅用于無源晶振的應(yīng)用。在有源晶振的電路應(yīng)用中，無需外接電容。

編輯：黃飛

?