印制電路板的可靠性設(shè)計知識要點(diǎn)

目前電子器材用于各類電子設(shè)備和系統(tǒng)仍然以印制電路板為主要裝配方式。實(shí)踐證明，即使電路原理圖設(shè)計正確，印制電路板設(shè)計不當(dāng)，也會對電子設(shè)備的可靠性產(chǎn)生不利影響。例如，如果印制板兩條細(xì)平行線靠得很近，則會形成信號波形的延遲，在傳輸線的終端形成反射噪聲。因此，在設(shè)計印制電路板的時候，應(yīng)注意采用正確的方法。
一、?地線設(shè)計
在電子設(shè)備中，接地是控制干擾的重要方法。如能將接地和屏蔽正確結(jié)合起來使用，可解決大部分干擾問題。電子設(shè)備中地線結(jié)構(gòu)大致有系統(tǒng)地、機(jī)殼地（屏蔽地）、數(shù)字地（邏輯地）和模擬地等。在地線設(shè)計中應(yīng)注意以下幾點(diǎn)：
1.?正確選擇單點(diǎn)接地與多點(diǎn)接地
低頻電路中，信號的工作頻率小于1MHz，它的布線和器件間的電感影響較小，而接地電路形成的環(huán)流對干擾影響較大，因而應(yīng)采用一點(diǎn)接地。當(dāng)信號工作頻率大于10MHz時，地線阻抗變得很大，此時應(yīng)盡量降低地線阻抗，應(yīng)采用就近多點(diǎn)接地。當(dāng)工作頻率在1～10MHz時，如果采用一點(diǎn)接地，其地線長度不應(yīng)超過波長的1/20，否則應(yīng)采用多點(diǎn)接地法。
2.?將數(shù)字電路與模擬電路分開
電路板上既有高速邏輯電路，又有線性電路，應(yīng)使它們盡量分開，而兩者的地線不要相混，分別與電源端地線相連。要盡量加大線性電路的接地面積。
3.?盡量加粗接地線
若接地線很細(xì)，接地電位則隨電流的變化而變化，致使電子設(shè)備的定時信號電平不穩(wěn)，抗噪聲性能變壞。因此應(yīng)將接地線盡量加粗，使它能通過三位于印制電路板的允許電流。如有可能，接地線的寬度應(yīng)大于3mm。
4.?將接地線構(gòu)成閉環(huán)路
設(shè)計只由數(shù)字電路組成的印制電路板的地線系統(tǒng)時，將接地線做成閉環(huán)路可以明顯的提高抗噪聲能力。其原因在于：印制電路板上有很多集成電路元件，尤其遇有耗電多的元件時，因受接地線粗細(xì)的限制，會在地結(jié)上產(chǎn)生較大的電位差，引起抗噪聲能力下降，若將接地結(jié)構(gòu)成環(huán)路，則會縮小電位差值，提高電子設(shè)備的抗噪聲能力。
?
二、電磁兼容性設(shè)計
　　電磁兼容性是指電子設(shè)備在各種電磁環(huán)境中仍能夠協(xié)調(diào)、有效地進(jìn)行工作的能力。電磁兼容性設(shè)計的目的是使電子設(shè)備既能抑制各種外來的干擾，使電子設(shè)備在特定的電磁環(huán)境中能夠正常工作，同時又能減少電子設(shè)備本身對其它電子設(shè)備的電磁干擾。
1.?選擇合理的導(dǎo)線寬度由于瞬變電流在印制線條上所產(chǎn)生的沖擊干擾主要是由印制導(dǎo)線的電感成分造成的，因此應(yīng)盡量減小印制導(dǎo)線的電感量。印制導(dǎo)線的電感量與其長度成正比，與其寬度成反比，因而短而精的導(dǎo)線對抑制干擾是有利的。時鐘引線、行驅(qū)動器或總線驅(qū)動器的信號線常常載有大的瞬變電流，印制導(dǎo)線要盡可能地短。對于分立元件電路，印制導(dǎo)線寬度在1.5mm左右時，即可完全滿足要求；對于集成電路，印制導(dǎo)線寬度可在0.2～1.0mm之間選擇。
2.?采用正確的布線策略采用平等走線可以減少導(dǎo)線電感，但導(dǎo)線之間的互感和分布電容增加，如果布局允許，最好采用井字形網(wǎng)狀布線結(jié)構(gòu)，具體做法是印制板的一面橫向布線，另一面縱向布線，然后在交叉孔處用金屬化孔相連。 為了抑制印制板導(dǎo)線之間的串?dāng)_，在設(shè)計布線時應(yīng)盡量避免長距離的平等走線，盡可能拉開線與線之間的距離，信號線與地線及電源線盡可能不交叉。在一些對干擾十分敏感的信號線之間設(shè)置一根接地的印制線，可以有效地抑制串?dāng)_。
為了避免高頻信號通過印制導(dǎo)線時產(chǎn)生的電磁輻射，在印制電路板布線時，還應(yīng)注意以下幾點(diǎn)：
●盡量減少印制導(dǎo)線的不連續(xù)性，例如導(dǎo)線寬度不要突變，導(dǎo)線的拐角應(yīng)大于90度禁止環(huán)狀走線等。
●時鐘信號引線最容易產(chǎn)生電磁輻射干擾，走線時應(yīng)與地線回路相靠近，驅(qū)動器應(yīng)緊挨著連接器。
●總線驅(qū)動器應(yīng)緊挨其欲驅(qū)動的總線。對于那些離開印制電路板的引線，驅(qū)動器應(yīng)緊緊挨著連接器。
●數(shù)據(jù)總線的布線應(yīng)每兩根信號線之間夾一根信號地線。最好是緊緊挨著最不重要的地址引線放置地回路，因?yàn)楹笳叱］d有高頻電流。
●在印制板布置高速、中速和低速邏輯電路時，應(yīng)按照圖1的方式排列器件。
3.抑制反射干擾為了抑制出現(xiàn)在印制線條終端的反射干擾，除了特殊需要之外，應(yīng)盡可能縮短印制線的長度和采用慢速電路。必要時可加終端匹配，即在傳輸線的末端對地和電源端各加接一個相同阻值的匹配電阻。根據(jù)經(jīng)驗(yàn)，對一般速度較快的TTL電路，其印制線條長于10cm以上時就應(yīng)采用終端匹配措施。匹配電阻的阻值應(yīng)根據(jù)集成電路的輸出驅(qū)動電流及吸收電流的最大值來決定。

三、去耦電容配置
　　在直流電源回路中，負(fù)載的變化會引起電源噪聲。例如在數(shù)字電路中，當(dāng)電路從一個狀態(tài)轉(zhuǎn)換為另一種狀態(tài)時，就會在電源線上產(chǎn)生一個很大的尖峰電流，形成瞬變的噪聲電壓。配置去耦電容可以抑制因負(fù)載變化而產(chǎn)生的噪聲，是印制電路板的可靠性設(shè)計的一種常規(guī)做法，配置原則如下：
●電源輸入端跨接一個10～100uF的電解電容器，如果印制電路板的位置允許，采用100uF以上的電解電容器的抗干擾效果會更好。
●為每個集成電路芯片配置一個0.01uF的陶瓷電容器。如遇到印制電路板空間小而裝不下時，可每4～10個芯片配置一個1～10uF鉭電解電容器，這種器件的高頻阻抗特別小，在500kHz～20MHz范圍內(nèi)阻抗小于1Ω，而且漏電流很?。?.5uA以下）。
●對于噪聲能力弱、關(guān)斷時電流變化大的器件和ROM、RAM等存儲型器件，應(yīng)在芯片的電源線（Vcc）和地線（GND）間直接接入去耦電容。
●去耦電容的引線不能過長，特別是高頻旁路電容不能帶引線。
?
四、印制電路板的尺寸與器件的布置
　　印制電路板大小要適中，過大時印制線條長，阻抗增加，不僅抗噪聲能力下降，成本也高；過小，則散熱不好，同時易受臨近線條干擾。
在器件布置方面與其它邏輯電路一樣，應(yīng)把相互有關(guān)的器件盡量放得靠近些，這樣可以獲得較好的抗噪聲效果。如圖2所示。時種發(fā)生器、晶振和CPU的時鐘輸入端都易產(chǎn)生噪聲，要相互靠近些。易產(chǎn)生噪聲的器件、小電流電路、大電流電路等應(yīng)盡量遠(yuǎn)離邏輯電路，如有可能，應(yīng)另做電路板，這一點(diǎn)十分重要
?
五、熱設(shè)計
　　從有利于散熱的角度出發(fā)，印制版最好是直立安裝，板與板之間的距離一般不應(yīng)小于2cm，而且器件在印制版上的排列方式應(yīng)遵循一定的規(guī)則：
?對于采用自由對流空氣冷卻的設(shè)備，最好是將集成電路（或其它器件）按縱長方式排列，如圖3示；對于采用強(qiáng)制空氣冷卻的設(shè)備，最好是將集成電路（或其它器件）按橫長方式排列，如圖4所示。
?同一塊印制板上的器件應(yīng)盡可能按其發(fā)熱量大小及散熱程度分區(qū)排列，發(fā)熱量小或耐熱性差的器件（如小信號晶體管、小規(guī)模集成電路、電解電容等）放在冷卻氣流的最上流（入口處），發(fā)熱量大或耐熱性好的器件（如功率晶體管、大規(guī)模集成電路等）放在冷卻氣流最下游。
?在水平方向上，大功率器件盡量靠近印制板邊沿布置，以便縮短傳熱路徑；在垂直方向上，大功率器件盡量靠近印制板上方布置，以便減少這些器件工作時對其它器件溫度的影響。
?對溫度比較敏感的器件最好安置在溫度最低的區(qū)域（如設(shè)備的底部），千萬不要將它放在發(fā)熱器件的正上方，多個器件最好是在水平面上交錯布局。
?設(shè)備內(nèi)印制板的散熱主要依靠空氣流動，所以在設(shè)計時要研究空氣流動路徑，合理配置器件或印制電路板?？諝饬鲃訒r總是趨向于阻力小的地方流動，所以在印制電路板上配置器件時，要避免在某個區(qū)域留有較大的空域。整機(jī)中多塊印制電路板的配置也應(yīng)注意同樣的問題。
大量實(shí)踐經(jīng)驗(yàn)表明，采用合理的器件排列方式，可以有效地降低印制電路的溫升，從而使器件及設(shè)備的故障率明顯下降。
以上所述只是印制電路板可靠性設(shè)計的一些通用原則，印制電路板可靠性與具體電路有著密切的關(guān)系，在設(shè)計中不還需根據(jù)具體電路進(jìn)行相應(yīng)處理，才能最大程度地保證印制電路板的可靠性。
?
六、產(chǎn)品騷擾的抑制方案
1?? 接地1.1 設(shè)備的信號接地
目的：為設(shè)備中的任何信號提供一個公共的參考電位。
方式：設(shè)備的信號接地系統(tǒng)可以是一塊金屬板。
1.2 基本的信號接地方式
有三種基本的信號接地方式：浮地、單點(diǎn)接地、多點(diǎn)接地。
1.2.1 浮地??? 目的：使電路或設(shè)備與公共地線可能引起環(huán)流的公共導(dǎo)線隔離起來，浮地還使不同電位的電路之間配合變得容易。??? 缺點(diǎn)：容易出現(xiàn)靜電積累引起強(qiáng)烈的靜電放電。??? 折衷方案：接入泄放電阻。
1.2.2 單點(diǎn)接地??? 方式：線路中只有一個物理點(diǎn)被定義為接地參考點(diǎn)，凡需要接地均接于此。??? 缺點(diǎn)：不適宜用于高頻場合。
1.2.3 多點(diǎn)接地??? 方式：凡需要接地的點(diǎn)都直接連到距它最近的接地平面上，以便使接地線長度為最短。??? 缺點(diǎn)：維護(hù)較麻煩。
1.2.4 混合接地??? 按需要選用單點(diǎn)及多點(diǎn)接地。
1.3 信號接地線的處理（搭接）
搭接是在兩個金屬點(diǎn)之間建立低阻抗的通路。
分直接搭接、間接搭接方式。
無論哪一種搭接方式，最重要的是強(qiáng)調(diào)搭接良好。
1.4 設(shè)備的接地（接大地）
設(shè)備與大地連在一起，以大地為參考點(diǎn)，目的：
1）?實(shí)現(xiàn)設(shè)備的安全接地
2）?泄放機(jī)箱上所積累的電荷，避免設(shè)備內(nèi)部放電。
3）?接高設(shè)備工作的穩(wěn)定性，避免設(shè)備對大地的電位在外界電磁環(huán)境作用下發(fā)生的變化。
1.5 拉大地的方法和接地電阻?? 接地棒。
1.6 電氣設(shè)備的接地

例2?? 屏蔽2.1 電場屏蔽2.1.1 電場屏蔽的機(jī)理??? 分布電容間的耦合??????????????????????????? 處理方法：
1）?增大A、B距離。
2）?B盡量貼近接地板。
3）A、B間插入金屬屏蔽板。
2.1.2 電場屏蔽設(shè)計重點(diǎn)：
1）?屏蔽板程控受保護(hù)物；屏蔽板接地必須良好。
2）?注意屏蔽板的形狀。
3）?屏蔽板以良好導(dǎo)體為好，厚度無要求，強(qiáng)度要足夠。
2.2 磁場屏蔽
2.2.1 磁場屏蔽的機(jī)理
高導(dǎo)磁材料的低磁阻起磁分路作用，使屏蔽體內(nèi)的磁場大大降低。
2.2.2 磁場屏蔽設(shè)計重點(diǎn)
1）?選用高導(dǎo)磁率材料。
2）?增加屏蔽體的壁厚。
3）?被屏蔽物不要緊靠屏蔽體。
4）?注意結(jié)構(gòu)設(shè)計。
5）?對強(qiáng)用雙層磁屏蔽體。
2.3? 電磁場屏蔽的機(jī)理
1）?表面的反射。
2）?屏蔽體內(nèi)部的吸收。
2.3.2 材料對電磁屏蔽的效果
2.4 實(shí)際的電磁屏蔽體

七、產(chǎn)品內(nèi)部的電磁兼容性設(shè)計

1 印刷電路板設(shè)計中的電磁兼容性
1.1 印刷線路板中的公共阻抗耦合問題????? 數(shù)字地與模擬地分開，地線加寬。
1.2 印刷線路板的布局
※對高速、中速和低速混用時，注意不同的布局區(qū)域。
※對低模擬電路和數(shù)字邏輯要分離。
1.3 印刷線路板的布線（單面或雙面板）
※專用零伏線，電源線的走線寬度≥1mm。
※電源線和地線盡可能靠近，整塊印刷板上的電源與地要呈“井”字形分布，以便使分布線電流達(dá)到均衡。
※要為模擬電路專門提供一根零伏線。
※為減少線間串?dāng)_，必要時可增加印刷線條間距離，在意安插一些零伏線作為線間隔離。
※印刷電路的插頭也要多安排一些零伏線作為線間隔離。
※特別注意電流流通中的導(dǎo)線環(huán)路尺寸。
※如有可能在控制線（于印刷板上）的入口處加接R-C去耦，以便消除傳輸中可能出現(xiàn)的干擾因素。
※印刷弧上的線寬不要突變，導(dǎo)線不要突然拐角(≥90度)。
1.4 對在印刷線路板上使用邏輯電路有益建議
※凡能不用高速邏輯電路的就不用。
※在電源與地之間加去耦電容。
※注意長線傳輸中的波形畸變。
※用R-S觸發(fā)的作按鈕與電子線路之間配合的緩沖。
1.4.1 邏輯電路工作時，所引入的電源線干擾及抑制方法
1.4.2 邏輯電路輸出波形傳輸中的畸變問題
1.4.3 按鈕操作與電子線路工作的配合問題
1.5 印刷線路板的互連????? 主要是線間串?dāng)_，影響因素：
※直角走線
※屏蔽線
※阻抗匹配
※長線驅(qū)動

?

2 開關(guān)電源設(shè)計中的電磁兼容性

2.1 開關(guān)電源對電網(wǎng)傳導(dǎo)的騷擾與抑制
騷擾來源：
①非線性流。
②初級電路中功率晶體管外殼與散熱器之間的容光煥發(fā)性耦合在電源輸入端產(chǎn)生的傳導(dǎo)共模噪聲。
抑制方法：
①對開關(guān)電壓波形進(jìn)行“修整”。
②在晶體管與散熱器之間加裝帶屏蔽層的絕緣墊片。
③在市電輸入電路中加接電源濾波器。

2.2 開關(guān)電源的輻射騷擾與抑制
注意輻射騷擾與抑制
抑制方法：
①盡可能地減小環(huán)路面積。
②印刷線路板上正負(fù)載流導(dǎo)體的布局。
③在次線整流回路中使用軟恢復(fù)二極管或在二極管上并聯(lián)聚酯薄膜電容器。
④對晶體管開關(guān)波形進(jìn)行“修整”。

2.3 輸出噪聲的減小
原因是二極管反向電流陡變及回路分布電感。二極管結(jié)電容等形成高頻衰減振蕩，而濾波電容的等效串聯(lián)電感又削弱了濾波的作用，因此在輸出改波中出現(xiàn)尖峰干擾解決辦法是加小電感和高頻電容。

3 設(shè)備內(nèi)部的布線
3.1 線間電磁耦合現(xiàn)象及抑制方法
對磁場耦合：
①減小干擾和敏感電路的環(huán)路面積最好辦法是使用雙絞線和屏蔽線。
②增大線間距離（使互感減小）。
③盡可有使干擾源線路與受感應(yīng)線路呈直角布線。
對電容耦合：
①增大線間距離。
②屏蔽層接地。
③降低敏感線路的輸入阻抗。
④如有可能在敏感電路采用平衡線路作輸入，利用平衡線路固有的共模抑制能力克服干擾源對敏感線路的干擾。

3.2 一般的布線方法：
按功率分類，不同分類的導(dǎo)線應(yīng)分別捆扎，分開敷設(shè)的線束間距離應(yīng)為50～75mm。

4 屏蔽電纜的接地
4.1 常用的電纜
※雙絞線在低于100KHz下使用非常有效，高頻下因特性阻抗不均勻及由此造成的波形反射而受到限制。
※帶屏蔽的雙絞線，信號電流在兩根內(nèi)導(dǎo)線上流動，噪聲電流在屏蔽層里流動，因此消除了公共阻抗的耦合，而任何干擾將同時感應(yīng)到兩根導(dǎo)線上，使噪聲相消。
※非屏蔽雙絞線抵御靜電耦合的能力差些。但對防止磁場感應(yīng)仍有很好作用。非屏蔽雙絞線的屏蔽效果與單位長度的導(dǎo)線扭絞次數(shù)成正比。
※同軸電纜有較均勻的特性阻抗和較低的損耗，使從真流到甚高頻都有較好特性。
※無屏蔽的帶狀電纜。
最好的接線方式是信號與地線相間，稍次的方法是一根地、兩根信號再一根地依次類推，或?qū)Ｓ靡粔K接地平板。

4.2 電纜線屏蔽層的接地
總之，將負(fù)載直接接地的方式是不合適的，這是因?yàn)閮啥私拥氐钠帘螌訛榇鸥袘?yīng)的地環(huán)路電流提供了分流，使得磁場屏蔽性能下降。

4.3 電纜線的端接方法
在要求高的場合要為內(nèi)導(dǎo)體提供360°的完整包裹，并用同軸接頭來保證電場屏蔽的完整性。

5 對靜電的防護(hù)
靜電放電可通過直接傳導(dǎo)，電容耦合和電感耦合三種方式進(jìn)入電子線路。
直接對電路的靜電放電經(jīng)常會引起電路的損壞，對鄰近物體的放電通過電容或電感耦合，會影響到電路工作的穩(wěn)定性。
防護(hù)方法：
①建立完善的屏蔽結(jié)構(gòu)，帶有接地的金屬屏蔽殼體可將放電電流釋放到地。
②金屬外殼接地可限制外殼電位的升高，造成內(nèi)部電路與外殼之間的放電。
③內(nèi)部電路如果要與金屬外殼相連時，要用單點(diǎn)接地，防止放電電流流過內(nèi)部電路。
④在電纜入口處增加保護(hù)器件。
⑤在印刷板入口處增加保護(hù)環(huán)（環(huán)與接地端相連）。

6 設(shè)備內(nèi)部開關(guān)接點(diǎn)的處理
6.1 開關(guān)斷開過程中瞬變干擾形成
6.2 干擾的抑制措施
6.2.1 對被切換電感負(fù)載的處理
6.2.2 對開關(guān)觸點(diǎn)的處理

八、如何提高電子產(chǎn)品的抗干擾能力和電磁兼容性

在研制帶處理器的電子產(chǎn)品時，如何提高抗干擾能力和電磁兼容性？
1、?下面的一些系統(tǒng)要特別注意抗電磁干擾：
(1)?微控制器時鐘頻率特別高，總線周期特別快的系統(tǒng)。
(2)?系統(tǒng)含有大功率，大電流驅(qū)動電路，如產(chǎn)生火花的繼電器，大電流開關(guān)等。
(3)? 含微弱模擬信號電路以及高精度A/D變換電路的系統(tǒng)。
2、?為增加系統(tǒng)的抗電磁干擾能力采取如下措施：
(1)? 選用頻率低的微控制器：??? 選用外時鐘頻率低的微控制器可以有效降低噪聲和提高系統(tǒng)的抗干擾能力。同樣頻率的方波和正弦波，方波中的高頻成份比正弦波多得多。雖然方波的高頻成份的波的幅度，比基波小，但頻率越高越容易發(fā)射出成為噪聲源，微控制器產(chǎn)生的最有影響的高頻噪聲大約是時鐘頻率的3倍。
(2)? 減小信號傳輸中的畸變? 微控制器主要采用高速CMOS技術(shù)制造。信號輸入端靜態(tài)輸入電流在1mA左右，輸入電容10PF左右，輸入阻抗相當(dāng)高，高速CMOS電路的輸出端都有相當(dāng)?shù)膸лd能力，即相當(dāng)大的輸出值，將一個門的輸出端通過一段很長線引到輸入阻抗相當(dāng)高的輸入端，反射問題就很嚴(yán)重，它會引起信號畸變，增加系統(tǒng)噪聲。當(dāng)Tpd＞Tr時，就成了一個傳輸線問題，必須考慮信號反射，阻抗匹配等問題。
信號在印制板上的延遲時間與引線的特性阻抗有關(guān)，即與印制線路板材料的介電常數(shù)有關(guān)。可以粗略地認(rèn)為，信號在印制板引線的傳輸速度，約為光速的1/3到1/2之間。微控制器構(gòu)成的系統(tǒng)中常用邏輯電話元件的Tr（標(biāo)準(zhǔn)延遲時間）為3到18ns之間。
在印制線路板上，信號通過一個7W的電阻和一段25cm長的引線，線上延遲時間大致在4~20ns之間。也就是說，信號在印刷線路上的引線越短越好，最長不宜超過25cm。而且過孔數(shù)目也應(yīng)盡量少，最好不多于2個。
當(dāng)信號的上升時間快于信號延遲時間，就要按照快電子學(xué)處理。此時要考慮傳輸線的阻抗匹配，對于一塊印刷線路板上的集成塊之間的信號傳輸，要避免出現(xiàn)Td＞Trd的情況，印刷線路板越大系統(tǒng)的速度就越不能太快。? 用以下結(jié)論歸納印刷線路板設(shè)計的一個規(guī)則：? 信號在印刷板上傳輸，其延遲時間不應(yīng)大于所用器件的標(biāo)稱延遲時間。
(3)? 減小信號線間的交叉干擾：??? A點(diǎn)一個上升時間為Tr的階躍信號通過引線AB傳向B端。信號在AB線上的延遲時間是Td。在D點(diǎn)，由于A點(diǎn)信號的向前傳輸，到達(dá)B點(diǎn)后的信號反射和AB線的延遲，Td時間以后會感應(yīng)出一個寬度為Tr的頁脈沖信號。在C點(diǎn)，由于AB上信號的傳輸與反射，會感應(yīng)出一個寬度為信號在AB線上的延遲時間的兩倍，即2Td的正脈沖信號。這就是信號間的交叉干擾。干擾信號的強(qiáng)度與C點(diǎn)信號的di/at有關(guān)，與線間距離有關(guān)。當(dāng)兩信號線不是很長時，AB上看到的實(shí)際是兩個脈沖的迭加。
CMOS工藝制造的微控制由輸入阻抗高，噪聲高，噪聲容限也很高，數(shù)字電路是迭加100~200mv噪聲并不影響其工作。若圖中AB線是一模擬信號，這種干擾就變?yōu)椴荒苋萑?。如印刷線路板為四層板，其中有一層是大面積的地，或雙面板，信號線的反面是大面積的地時，這種信號間的交叉干擾就會變小。原因是，大面積的地減小了信號線的特性阻抗，信號在D端的反射大為減小。特性阻抗與信號線到地間的介質(zhì)的介電常數(shù)的平方成反比，與介質(zhì)厚度的自然對數(shù)成正比。若AB線為一模擬信號，要避免數(shù)字電路信號線CD對AB的干擾，AB線下方要有大面積的地，AB線到CD線的距離要大于AB線與地距離的2~3倍?？捎镁植科帘蔚?，在有引結(jié)的一面引線左右兩側(cè)布以地線。
(4)? 減小來自電源的噪聲??? 電源在向系統(tǒng)提供能源的同時，也將其噪聲加到所供電的電源上。電路中微控制器的復(fù)位線，中斷線，以及其它一些控制線最容易受外界噪聲的干擾。電網(wǎng)上的強(qiáng)干擾通過電源進(jìn)入電路，即使電池供電的系統(tǒng)，電池本身也有高頻噪聲。模擬電路中的模擬信號更經(jīng)受不住來自電源的干擾。
(5)? 注意印刷線板與元器件的高頻特性??? 在高頻情況下，印刷線路板上的引線，過孔，電阻、電容、接插件的分布電感與電容等不可忽略。電容的分布電感不可忽略，電感的分布電容不可忽略。電阻產(chǎn)生對高頻信號的反射，引線的分布電容會起作用，當(dāng)長度大于噪聲頻率相應(yīng)波長的1/20時，就產(chǎn)生天線效應(yīng)，噪聲通過引線向外發(fā)射。? 印刷線路板的過孔大約引起0.6pf的電容。? 一個集成電路本身的封裝材料引入2~6pf電容。??? 一個線路板上的接插件，有520nH的分布電感。一個雙列直扦的24引腳集成電路扦座，引入4~18nH的分布電感。??? 這些小的分布參數(shù)對于這行較低頻率下的微控制器系統(tǒng)中是可以忽略不計的；而對于高速系統(tǒng)必須予以特別注意。
(6)? 元件布置要合理分區(qū)??? 元件在印刷線路板上排列的位置要充分考慮抗電磁干擾問題，原則之一是各部件之間的引線要盡量短。在布局上，要把模擬信號部分，高速數(shù)字電路部分，噪聲源部分（如繼電器，大電流開關(guān)等）這三部分合理地分開，使相互間的信號耦合為最小。G? 處理好接地線? 印刷電路板上，電源線和地線最重要?？朔姶鸥蓴_，最主要的手段就是接地。
對于雙面板，地線布置特別講究，通過采用單點(diǎn)接地法，電源和地是從電源的兩端接到印刷線路板上來的，電源一個接點(diǎn)，地一個接點(diǎn)。印刷線路板上，要有多個返回地線，這些都會聚到回電源的那個接點(diǎn)上，就是所謂單點(diǎn)接地。所謂模擬地、數(shù)字地、大功率器件地開分，是指布線分開，而最后都匯集到這個接地點(diǎn)上來。與印刷線路板以外的信號相連時，通常采用屏蔽電纜。對于高頻和數(shù)字信號，屏蔽電纜兩端都接地。低頻模擬信號用的屏蔽電纜，一端接地為好。
對噪聲和干擾非常敏感的電路或高頻噪聲特別嚴(yán)重的電路應(yīng)該用金屬罩屏蔽起來。
(7)? 用好去耦電容。??? 好的高頻去耦電容可以去除高到1GHZ的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。設(shè)計印刷線路板時，每個集成電路的電源，地之間都要加一個去耦電容。去耦電容有兩個作用：一方面是本集成電路的蓄能電容，提供和吸收該集成電路開門關(guān)門瞬間的充放電能；另一方面旁路掉該器件的高頻噪聲。數(shù)字電路中典型的去耦電容為0.1uf的去耦電容有5nH分布電感，它的并行共振頻率大約在7MHz左右，也就是說對于10MHz以下的噪聲有較好的去耦作用，對40MHz以上的噪聲幾乎不起作用。
1uf，10uf電容，并行共振頻率在20MHz以上，去除高頻率噪聲的效果要好一些。在電源進(jìn)入印刷板的地方和一個1uf或10uf的去高頻電容往往是有利的，即使是用電池供電的系統(tǒng)也需要這種電容。??? 每10片左右的集成電路要加一片充放電電容，或稱為蓄放電容，電容大小可選10uf。最好不用電解電容，電解電容是兩層溥膜卷起來的，這種卷起來的結(jié)構(gòu)在高頻時表現(xiàn)為電感，最好使用膽電容或聚碳酸醞電容。
去耦電容值的選取并不嚴(yán)格，可按C=1/f計算；即10MHz取0.1uf，對微控制器構(gòu)成的系統(tǒng)，取0.1~0.01uf之間都可以。
3、?降低噪聲與電磁干擾的一些經(jīng)驗(yàn)。
(1)?能用低速芯片就不用高速的，高速芯片用在關(guān)鍵地方。
(2)?可用串一個電阻的辦法，降低控制電路上下沿跳變速率。
(3)?盡量為繼電器等提供某種形式的阻尼。
(4)?使用滿足系統(tǒng)要求的最低頻率時鐘。
(5)?時鐘產(chǎn)生器盡量靠近到用該時鐘的器件。石英晶體振蕩器外殼要接地(6)? 用地線將時鐘區(qū)圈起來，時鐘線盡量短。
（7）I/O驅(qū)動電路盡量靠近印刷板邊，讓其盡快離開印刷板。對進(jìn)入印制板的信號要加濾波，從高噪聲區(qū)來的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射。
(8)?MCD無用端要接高，或接地，或定義成輸出端，集成電路上該接電源地的端都要接，不要懸空。
(9)?閑置不用的門電路輸入端不要懸空，閑置不用的運(yùn)放正輸入端接地，負(fù)輸入端接輸出端。
(10)?印制板盡量使用45折線而不用90折線布線以減小高頻信號對外的發(fā)射與耦合。
(11)?印制板按頻率和電流開關(guān)特性分區(qū)，噪聲元件與非噪聲元件要距離再遠(yuǎn)一些。
(12)?單面板和雙面板用單點(diǎn)接電源和單點(diǎn)接地、電源線、地線盡量粗，經(jīng)濟(jì)是能承受的話用多層板以減小電源，地的容生電感。
(13)?時鐘、總線、片選信號要遠(yuǎn)離I/O線和接插件。
(14)?模擬電壓輸入線、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號線，特別是時鐘。
(15)?對A/D類器件，數(shù)字部分與模擬部分寧可統(tǒng)一下也不要交叉。
(16)?時鐘線垂直于I/O線比平行I/O線干擾小，時鐘元件引腳遠(yuǎn)離I/O電纜。
(17)?元件引腳盡量短，去耦電容引腳盡量短。
(18)?關(guān)鍵的線要盡量粗，并在兩邊加上保護(hù)地。高速線要短要直。
(19)?對噪聲敏感的線不要與大電流，高速開關(guān)線平行。
(20)?石英晶體下面以及對噪聲敏感的器件下面不要走線。
(21)?弱信號電路，低頻電路周圍不要形成電流環(huán)路。
(22)?任何信號都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小。
(23)?每個集成電路一個去耦電容。每個電解電容邊上都要加一個小的高頻旁路電容。
(24)? 用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲能電容。使用管狀電容時，外殼要接地。