傳統(tǒng)的帶隙電壓基準源面積大、功耗大、不適應低功耗小面積的要求。本文立足于低功耗、小面積、利用工作于弱反型區(qū)晶體管的特點，對傳統(tǒng)的帶隙電壓基準源做出改進，設計了一款
2011-10-09 11:22:04
3084 
帶隙基準電壓源的目的是產(chǎn)生一個對溫度變化保持恒定的量，由于雙極型晶體管的基極電壓VBE，其溫度系數(shù)在室溫(300 K)時大約為-2.2 mV/K
2011-11-23 09:19:324880 
固態(tài)基準電壓源主要采用三種常用技術：掩埋齊納二極管、利用晶體管 Vbe 的帶隙基準電壓源，以及 Analog Devices 的 XFET? 配置，其中使用兩個結(jié)型場效應管 (JFET) 串聯(lián)工作
2019-08-02 11:08:1810277 
帶隙基準廣泛應用于模擬集成電路中。帶隙基準電路輸出的基準電壓可以為模擬集成電路提供穩(wěn)定的參考電壓或參考電流，
2023-07-06 10:42:013562 
任意大小的基準電壓。本文提出一種新的電流模帶隙結(jié)構并采用一階溫度補償技術設計了一種具有良好的溫度特性和高電源抑制比，并且能快速啟動的新型BiCMOS帶隙基準電路。該電路結(jié)構簡單且實現(xiàn)了低輸出電壓的要求。
2019-07-12 07:36:42
帶隙基準是什么？帶隙基準的功能工作原理是什么？帶隙基準的結(jié)構是由哪些部分組成的？
2021-06-22 08:14:04
這是帶隙基準仿真波形。這款帶隙基準用于RFID芯片中，當整流出來為周期性波動電壓時，供給帶隙后，帶隙輸出也會發(fā)生周期性抖動。在單仿帶隙時，DC仿真和瞬態(tài)仿真都沒有問題，可以穩(wěn)定輸出。但是如果瞬態(tài)加
2021-06-25 07:27:47
看了關于能帶隙基準源的的介紹，其原理是利用了正溫度系數(shù)的電壓產(chǎn)生器和具有負溫度系數(shù)的電壓，從而得到具有零溫度系數(shù)的基準電壓。
第一張圖是基本原理圖，用左邊電流控制右邊電流，但是書上說左右兩個晶體管
2024-01-27 11:56:26
大家好，我有一個問題，配置PIC18F85 J94ADC。在第22.3.2頁中，從PIC18F97 J95家庭數(shù)據(jù)表中得知，內(nèi)部帶隙基準電壓可用于ADC正基準電壓。然而，在寄存器描述中沒有提到這樣
2019-01-29 06:04:01
一種結(jié)構簡單的基于LDO穩(wěn)壓器的帶隙基準電壓源，以BrokaW帶隙基準電壓源結(jié)構為基礎來進行設計。采用Cadence的Spectre仿真工具對電路進行了完整模擬仿真，-20～125℃溫度范圍內(nèi)，基準
2018-10-09 14:42:54
帶曲率補償?shù)?b class="flag-6" style="color: red">帶隙基準源的原理是什么？它與傳統(tǒng)帶隙基準源相比有何不同？
2021-04-09 06:35:43
最近在做帶隙基準源，用到AMP鉗位電壓，使倆點電壓一致，拉雜為沒講用到的AMP要有什么要求？但看到資料的電路基本都是單級AMP，想問下大大們，這個AMP鉗位電壓原理就是虛短虛斷么？（如果是要求增益應該很大啊），還有那些要求？第一次發(fā)帖，小弟先謝了。
2022-06-15 10:26:32
帶隙基準源原理是什么？雙極帶隙基準電路的實際電路結(jié)構是怎樣構成的？怎樣對雙極帶隙基準電路進行仿真測試？
2021-04-21 06:20:19
帶隙基準電壓源工作原理是什么？一種低溫漂輸出可調(diào)帶隙基準電壓源的設計
2021-05-08 06:38:57
1，通過MS51FB9AE帶隙電壓（Band-gap）能反推出電源電壓，2，MS51FB9AE帶隙電壓（Band-gap）比較低，1.17V ~ 1.27內(nèi)3，如果我要偵測比較低的電壓（如50mV
2022-05-11 14:31:55
本文對電壓基準源引起的ADC系統(tǒng)的DNL誤差進行了建模分析，提出了一種采用二階曲率補償技術的電壓基準源電路，該電路運用低噪聲兩級運放進行箝位，同時在采用共源共柵電流鏡技術的基礎上加入了PSR提高電路。
2021-04-20 06:51:42
如何實現(xiàn)低電壓帶隙基準電壓源的設計？傳統(tǒng)帶隙基準電壓源的工作原理是什么？低電源帶隙基準電壓源的工作原理是什么？
2021-04-20 06:12:32
為什么要設計一種新型電壓基準電路？怎樣去設計一種新型電壓基準電路？
2021-04-22 06:37:20
本文通過結(jié)合LDO與Brokaw基準核心，設計出了高PSR的帶隙基準，此帶隙基準輸出的1.186 V電壓的低頻PSR為-145 dB，最高PSR為-36 dB，溫漂可以達到7.5 ppm，適用于
2018-10-10 16:52:05
本文闡述了Banba 和Leung 兩種基本帶隙基準電壓源電路的工作原理，分析了Leung結(jié)構對于Banba 結(jié)構改進的方法，分別對兩個電路的參數(shù)進行了設計，并仿真其性能，由此來比較了
2009-03-11 17:28:36
70 設計了一種采用BiCMOS工藝的高精度能隙基準電壓電路，該基準電壓源主要用于線性穩(wěn)壓器。在CSMC 0.6um工藝條件下，使用CADAENCE SPECTRE仿真工具進行仿真可得溫度在20C～80C變化時，其輸
2009-08-17 10:10:0217 提出了一種低壓低功耗的帶隙基準電壓源電路，設計基于0.5μm 2P3M BiCMOS Process，并使用了低壓共源共柵電流鏡結(jié)構減少了對電源電壓的依賴，消除了精度與余度之間的矛盾，并用HL50S-
2009-08-22 09:27:5326 本文設計了采用曲率補償，具有較高的溫度穩(wěn)定性的高精度
帶隙基準電壓源。設計中沒有使用運算放大器，電路結(jié)構簡單，且避免運算放大器所帶來的高失調(diào)和必須補償?shù)娜毕?。?/div>
2009-08-31 11:29:4426 設計了一種采用0.6μmCMOS工藝的低功耗差動帶隙基準電壓源電路。在設計中采用兩個pn結(jié)串聯(lián)結(jié)構來減小運放失調(diào)電壓的影響，并采用自偏置共源共
2009-09-04 08:57:3430 本文利用NMOS 管與PMOS 管柵源電壓的溫度特性及襯底偏置效應，設計了一種帶曲率補償輸出電壓約為233mV 的電壓基準源。該電路結(jié)構簡單，電源抑制特性較好，并與傳統(tǒng)帶隙基準電
2009-12-14 09:36:5035 基于0.6μm BiCMOS 工藝設計了一種無需基準電壓源和比較器的高性能欠壓封鎖電路(UVLO)。利用帶隙基準電壓源的原理，實現(xiàn)了欠壓封鎖的閾值點和遲滯量；而且帶隙基準電壓源結(jié)構
2009-12-14 10:22:2716 一種抵消曲率系數(shù)的高精度低溫漂CMOS帶隙基準的設計:傳統(tǒng)的帶隙基準使用PTAT電壓對三極管Vbe的溫度系數(shù)進行線性補償來得到與溫度無關的基準電壓，但由于忽略了Vbe的曲率系數(shù)
2009-12-21 10:15:4620 電壓基準是模擬集成電路的重要單元模塊，本文在0.35um BiCMOS 工藝下設計了一個帶隙基準電壓源。仿真結(jié)果表明，該基準源電路在典型情況下輸出電壓為1.16302V，在-45℃～105℃范圍
2010-01-11 11:42:0531 本文提出了一種結(jié)構簡單高電源抑制比的CMOS 帶隙基準電壓源，供電電源3.3V。采用CSMC 0.5um CMOS 工藝。Spectre 仿真結(jié)果表明，基準輸出電壓在溫度為-40～+80℃時，溫度系數(shù)為45.53×10-6/
2010-01-11 14:20:4327 采用二級溫度補償對傳統(tǒng)電流模式結(jié)構的帶隙基準電壓電路進行改進，基于chartered 0.35um cmos工藝，使用cadence spectre進行仿真，結(jié)果表明工作電壓為2v時，電路可以輸出100mv—1.8v的寬范
2010-02-23 11:39:5428 介紹了一種低壓電流模帶隙電壓基準電路，并提出了一種新穎的啟動電路結(jié)構．電路采用預先設置電路工作點和反饋控
2010-04-13 08:58:4453 本文提出了一種結(jié)構簡單高電源抑制比的CMOS帶隙基準電壓源，供電電源3.3V。采用CSMC 0.5um CMOS工藝。Spectre仿真結(jié)果表明，基準輸出電壓在溫度為-40～+80℃時，溫度系數(shù)為45.53×10-6/℃
2010-07-14 16:14:3641 在模擬電路和混合模擬電路中,帶隙基準電路作為一個很重要的單元,隨著集成電路的發(fā)展和SOC系統(tǒng)的復雜化,已經(jīng)越來越受到國內(nèi)外學者的重視。本文簡單介紹了傳統(tǒng)的帶隙基準源的
2010-07-29 15:48:3421 在對傳統(tǒng)典型CMOS帶隙電壓基準源電路分析基礎上提出了一種高精度，高電源抑制帶隙電壓基準源。電路運用帶隙溫度補償技術,采用共源共柵電流鏡,兩級運放輸出用于自身偏置電路
2010-08-03 10:51:340 摘要：采用共源共柵運算放大器作為驅(qū)動，設計了一種高電源抑制比和低溫度系數(shù)的帶隙基準電壓源電路，并在TSMC0.18Um CMOS工藝下，采用HSPICE進行了仿真.仿真結(jié)果表明：在-25耀115益
2010-10-18 01:17:2556 比較了傳統(tǒng)帶運算放大器的帶隙基準電壓源電路與采用曲率補償技術的改進電路，設計了一種適合汽車電子使用的帶隙基準電壓源，該設計電路基于上海貝嶺2 μm 40 V bipolar工藝，采
2010-12-22 17:22:1523 10位40MSPS模數(shù)轉(zhuǎn)換器片內(nèi)基準電壓源設計
設計了10位40MSPS的ADC片內(nèi)面積小、高精度的基準電壓源，采用帶隙電壓源為基本結(jié)構，重點設計了一種新型的高增益、寬輸入范
2009-05-13 00:17:591314 
一種低功耗高PSRR的基準電壓源
一般基于自偏置的基準電路，由于MOS管工作在飽和區(qū)，其工作電流一般在微安級，雖然可以適用于大部分消費類電子芯片的應用，但對于
2009-11-11 10:07:012824 
低電壓帶隙基準電壓源技術解決方案
本文采用一種低電壓帶隙基準結(jié)構。在TSMC0．13μm
2010-04-17 15:41:414913 
14位Pipeline ADC設計的帶隙電壓基準源技術
目前，基準電壓源被廣泛應用與高精度比較器，
2010-04-23 09:42:493988 
低溫漂低功耗的帶隙基準源技術設計
摘 要：設計一種低溫漂低功耗的帶隙基準結(jié)構，在傳統(tǒng)帶隙基準核心電路結(jié)構上增加一對PNP管，兩個雙極型晶
2010-04-28 08:59:112206 
低壓CM0S帶隙基準電壓源設計
近年來，隨著微電子技術的迅速發(fā)展，低壓低功耗已成為當今電路設計的重要標準之一。比如，在一些使用電池的系統(tǒng)
2010-05-12 17:36:543276 
模擬電路設計常常用到電壓基準和電流基準。這些基準受電源、溫度或者工藝參數(shù)的影響很小，為電路提供一個相對穩(wěn)定的參考電壓或者電流，從而保證整個模擬電路穩(wěn)定工作。
2010-07-08 09:45:003015 
在模擬及數(shù)/模混合集成電路設計中，電壓基準是非常重要的電路模塊之一，而通過巧妙設計的帶隙電壓基準更是以其與電源電壓、工藝、溫度變化幾乎無關的特點，廣泛應用
2010-11-02 09:40:442712 
1、MC1403型基準電壓源的應用
MC1403是美國摩托羅拉公司生產(chǎn)的高準確度、低溫漂、采用激光修正的帶隙
2010-12-09 13:58:213900 
本文提出了一種新穎的曲率補償帶隙基準結(jié)構。通過3個具有不同溫度依賴性質(zhì)的電流的適當疊加，從而產(chǎn)生一個具有極低溫度系數(shù)的參考電壓。
2011-05-09 09:20:472857 
基準電壓源是集成電路系統(tǒng)中一個非常重要的構成單元。結(jié)合近年來的設計經(jīng)驗,首先給出了帶隙基準源曲率產(chǎn)生的主要原因,而后介紹了在高性能CMOS 帶隙基準電壓源中所廣泛采用的幾種
2011-05-25 14:52:4434 基準電壓源電路作為模擬集成電路不可缺少的模塊，對其進行分析和研究具有重要意義。本文通過Hspice對四種MOS管基準電壓源電路進行仿真，給出了電路圖、電路參數(shù)和仿真結(jié)果。
2011-08-11 10:24:172383 
設計了一種可以集成于只有N型有源器件和無源元件工藝中的 基準電壓源 產(chǎn)生電路。為只存在N型MOS或者NPN型晶體管、沒有P型器件、難以用傳統(tǒng)的帶隙電壓源結(jié)構來產(chǎn)生精確參考電壓的
2011-08-15 11:02:4230 文針對傳統(tǒng)基準電壓的低PSR以及低輸出電壓的問題，通過采用LDO與帶隙基準的混合設計，并且采用BCD工藝，得到了一種可以輸出較高參考電壓的高PSR(電源抑制)帶隙基準。
2011-08-23 10:28:084010 
基準電壓源是集成電路系統(tǒng)中一個非常重要的構成單元。結(jié)合近年來的設計經(jīng)驗,首先給出了帶隙基準源曲率產(chǎn)生的主要原因,而后介紹了在高性能CMOS 帶隙基準電壓源中所廣泛采用的幾種
2011-09-27 14:30:5258 在傳統(tǒng)正溫度系數(shù)電流基礎上,增加兩種不同材料的電阻以實現(xiàn)帶隙基準的二階溫度補償,采用具有反饋偏置的折疊共源共柵運算放大器,使得所設計的帶隙基準電路,具有較高的精度和溫度
2012-02-13 15:31:1354 本文介紹了基準源的發(fā)展和基本工作原理以及目前較為常用的帶隙基準源電路結(jié)構。設計了一種基于Banba結(jié)構的基準源電路，重點對自啟動電路及放大電路部分進行了分析...
2012-05-24 15:18:2979 在傳統(tǒng)帶隙基準電壓源電路結(jié)構的基礎上，通過在運放中引入增益提高級，實現(xiàn)了一種用于音頻-A/D轉(zhuǎn)換器的CMOS帶隙電壓基準源。在一階溫度補償下實現(xiàn)了較高的電源抑制比（PSRR）和較
2012-10-10 14:49:5043 基于SMIC0.35 m的CMOS工藝，設計了一種高電源抑制比，同時可在全工藝角下的得到低溫漂的帶隙基準電路。首先采用一個具有高電源抑制比的基準電壓，通過電壓放大器放大得到穩(wěn)定的電壓，以提供給帶隙
2013-01-22 14:52:1252 介紹一種基于CSMC0.5 m工藝的低溫漂高電源抑制比帶隙基準電路。本文在原有Banba帶隙基準電路的基礎上，通過采用共源共柵電流鏡結(jié)構和引入負反饋環(huán)路的方法，大大提高了整體電路的
2013-05-27 16:29:0871 根據(jù)汽車發(fā)動機控制芯片的工作環(huán)境，針對常見的溫度失效問題，提出了一種應用在發(fā)動機控制芯片中的帶隙基準電壓源電路。該電路采用0.18 m CMOS工藝，采用電流型帶隙基準電壓源結(jié)構
2013-09-26 17:06:1233 1.8V供電8.2ppm%2f℃的0.18μmCMOS帶隙基準源
2015-11-10 10:19:336 一種高電源抑制低溫漂帶隙基準電路設計_于全東
2017-01-03 15:24:451 一種帶有數(shù)字修調(diào)的高精度帶隙基準電路_楊琦
2017-01-07 21:45:571 一種帶曲率補償?shù)母呔?b class="flag-6" style="color: red">帶隙基準源_李連輝
2017-01-07 21:45:570 一種高低溫高階曲率補償帶隙基準源_張華拓
2017-01-07 21:45:570 一種4階曲率補償?shù)蜏仄凸?b class="flag-6" style="color: red">帶隙基準源_譚玉麟
2017-01-07 22:14:030 一種低溫漂低電源電壓調(diào)整率的基準電流源_唐俊龍
2017-01-08 10:18:577 一種新穎的雙環(huán)路控制帶隙基準電路_劉陽
2017-01-08 10:18:571 低溫漂系數(shù)共源共柵CMOS帶隙基準電壓源_鄧玉斌
2017-01-08 10:24:075 一種低溫漂超低功耗帶隙基準電壓源_李連輝
2017-01-08 10:30:293 一種改進型低溫度系數(shù)帶隙基準源電路_范建功
2017-01-08 10:40:541 一種低功耗差動CMOS帶隙基準源
2017-01-14 12:38:406 具有溫度補償?shù)?b class="flag-6" style="color: red">帶隙基準源及其輸出緩沖器
2017-01-22 13:43:2715 介紹了一種低溫漂的BiCMOS帶隙基準電壓源及過溫保護電路。采用Brokaw帶隙基準核結(jié)構，通過二階曲率補償技術，設計的熱滯回差很好地防止了熱振蕩現(xiàn)象。
2017-09-07 20:15:2524 基準源廣泛應用于模擬和混合集成電路設計中，例如數(shù)據(jù)轉(zhuǎn)換器、PWM 控制器、振蕩器、運放和PLL 等。隨著電路越來越復雜、性能要求越來越高，高精度基準源已經(jīng)成為很多模塊的關鍵部分。傳統(tǒng)的帶隙基準由具有
2017-10-31 10:31:2411 基準電壓源在DAC電路中占有舉足輕重的地位，其設計的好壞直接影響著DAC輸出的精度和穩(wěn)定性。而溫度的變化、電源電壓的波動和制造工藝的偏差都會影響基準電壓的特性。本文針對如何設計一個低溫度系數(shù)和高電源電壓抑制比的基準電壓源作了詳細分析。
2017-11-24 11:53:324331 
帶隙是導帶的最低點和價帶的最高點的能量之差。也稱能隙。帶隙越大，電子由價帶被激發(fā)到導帶越難，本征載流子濃度就越低，電導率也就越低帶隙主要作為帶隙基準的簡稱，帶隙基準是所有基準電壓中最受歡迎的一種
2017-11-24 15:45:2024801 
基準應該與電源和工藝參數(shù)的關系很小，但是與溫度的關系是確定的。在大多數(shù)應用中，所要求的溫度關系通常分為與絕對溫度成正比(PTAT)和與溫度無關2種。 近年來有研究指出，當漏電流保持不變時，工作在弱反型區(qū)晶體管的柵源電壓隨著溫度升高而在一定范圍內(nèi)近似線性降低。
2017-12-07 09:26:0133143 
本文為大家介紹一個cmos無運放帶隙基準源電路。
2018-01-11 16:52:5018362 
1.184 V，啟動時間為0.5 μs，電源電壓抑制比為-85 dB，版圖面積為7531.9 μm2，并且能夠集成于高速DAC芯片內(nèi)部的帶隙基準電壓源。此帶隙基準源被一種高速、高分辨率的DA轉(zhuǎn)換器應用。
2018-03-05 10:45:238888 
通過一階、二階、高階以及分段等方式進行補償，來提高基準源的精度[1]。本文基于一階補償后的基準電壓輸出特性，設計一個高低溫分段補償電路，帶隙基準源在寬的溫度范圍具有較低的溫度系數(shù)。同時，該補償方式還可以用于其他類似輸出特性的電路中，用以提高基準精度。
2018-06-26 08:06:007403 
本文首先介紹了帶隙基準是什么，然后分析了帶隙基準的原理。
2019-08-06 17:48:049471 
本論文設計的帶隙基準電壓源電路是LDO電源管理芯片的一個核心電路之一，蒂隙基準電路在DC-DC，A/D（模/數(shù)），D/A（數(shù)/模）等集成電路中都有廣泛的應用。LDO穩(wěn)壓器因其超低壓差，以及成熟
2019-12-04 16:36:4113 壞就是整個電路性能的好壞。主要有以下4種:隱埋齊納二極管基準電壓源、帶隙基準電壓源、XFET基準電壓源和E/DNMOS基準電壓源。 高精度基準電壓源是從實際電源抽象出來的一種模型，在其兩端總能保持一定的電壓而不論流過的電流為
2022-01-20 16:52:171870 
壞就是整個電路性能的好壞。主要有以下4種:隱埋齊納二極管基準電壓源、帶隙基準電壓源、XFET基準電壓源和E/DNMOS基準電壓源。
2022-02-24 14:15:064122 
帶隙基準廣泛應用于模擬集成電路中。帶隙基準電路輸出的基準電壓可以為模擬集成電路提供穩(wěn)定的參考電壓或參考電流
2023-07-06 10:45:022507 
與溫度關系很小的電壓或者電流基準，在實際電路設計中具有重要的應用，比如在電流鏡結(jié)構中，需要對一“理想的”基準電流進行精確復制，這一“理想的”基準電流，一般由帶隙基準電路產(chǎn)生。
2023-07-06 11:32:147481 
為什么叫帶隙電壓？電壓型的帶隙與電流型的帶隙的區(qū)別？ 帶隙電壓是指半導體材料中價帶和導帶之間的能隙（帶隙）所對應的電壓值。在半導體物理學中，帶隙是一個很重要的概念。帶隙包含了電子的能量和位置
2023-09-20 17:41:214470 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論