隨著納米技術(shù)日新月異的發(fā)展，研究已深入到原子挨原子的分子級(jí)，構(gòu)造具有全新特性的新結(jié)構(gòu)。特別地，納米電子領(lǐng)域的發(fā)展十分迅速，其潛在影響涉及非常寬的行業(yè)領(lǐng)域。目前的納米電子研究的內(nèi)容主要是如何開發(fā)利用碳納米管、半導(dǎo)體納米線、分子有機(jī)電子和單電子器件。

　　不過，由于多方面的原因，這些微小器件無法采用標(biāo)準(zhǔn)的測(cè)試技術(shù)進(jìn)行測(cè)試。其中一個(gè)主要原因在于這類器件的物理尺寸。某些新型“超CMOS”器件的納米級(jí)尺寸很小，很容易受到測(cè)量過程使用的甚至很小電流的損壞。此外，傳統(tǒng)直流測(cè)試技術(shù)也不總是能夠揭示器件實(shí)際工作的情況。

　　脈沖式電測(cè)試是一種能夠減少器件總能耗的測(cè)量技術(shù)。它通過減少焦耳熱效應(yīng)(例如I2R和V2/R)，避免對(duì)小型納米器件可能造成的損壞。脈沖測(cè)試采用足夠高的電源對(duì)待測(cè)器件(DUT)施加間隔很短的脈沖，產(chǎn)生高品質(zhì)的可測(cè)信號(hào)，然后去掉信號(hào)源。

　　通過脈沖測(cè)試，工程技術(shù)人員可以獲得更多的器件信息，更準(zhǔn)確地分析和掌握器件的行為特征。例如，利用脈沖測(cè)試技術(shù)可以對(duì)納米器件進(jìn)行瞬態(tài)測(cè)試，確定其轉(zhuǎn)移函數(shù)，從而分析待測(cè)材料的特征。脈沖測(cè)試測(cè)量對(duì)于具有恒溫限制的器件也是必需的，例如SOI器件、FinFET和納米器件，可以避免自熱效應(yīng)，防止自熱效應(yīng)掩蓋研究人員所關(guān)心的響應(yīng)特征。器件工程師還可以利用脈沖測(cè)試技術(shù)分析電荷俘獲效應(yīng)。在晶體管開啟后電荷俘獲效應(yīng)會(huì)降低漏極電流。隨著電荷逐漸被俘獲到柵介質(zhì)中，晶體管的閾值電壓由于柵電容內(nèi)建電壓的升高而增大;從而漏極電流就降低了。

　　脈沖測(cè)試有兩種不同的類型：加電壓脈沖和加電流脈沖。

　　電壓脈沖測(cè)試產(chǎn)生的脈沖寬度比電流脈沖測(cè)試窄得多。這一特性使得電壓脈沖測(cè)試更適合于熱傳輸實(shí)驗(yàn)，其中我們所關(guān)心的時(shí)間窗口只有幾百納秒。通過高精度的幅值和可編程的上升與下降時(shí)間能夠控制納米器件上的能耗大小。電壓脈沖測(cè)試可用于可靠性測(cè)試中的瞬態(tài)分析、電荷俘獲和交流應(yīng)力測(cè)試，也可用于產(chǎn)生時(shí)鐘信號(hào)，模擬重復(fù)控制線，例如存儲(chǔ)器讀寫周期。

　　電流脈沖測(cè)試與電壓脈沖測(cè)試非常相似。其中，將指定的電流脈沖加載到DUT上，然后測(cè)量器件兩端產(chǎn)生的電壓。電流脈沖測(cè)試常用于測(cè)量較低的電阻，或者獲取器件的I-V特征曲線，而不會(huì)使DUT產(chǎn)生大量的能耗，避免對(duì)納米器件的損害或破壞。

　　電壓和電流脈沖測(cè)試都有很多優(yōu)點(diǎn)，但是它們的缺點(diǎn)卻不盡相同。例如，超短電壓脈沖的速度特征分析屬于射頻(RF)的范疇，因此如果測(cè)試系統(tǒng)沒有針對(duì)高帶寬進(jìn)行優(yōu)化，那么測(cè)量過程中很容易產(chǎn)生誤差。其中主要有三種誤差來源：由于線纜和連接器造成的信號(hào)損耗、由于器件寄生效應(yīng)造成的損耗以及接觸電阻。

　　電流脈沖測(cè)試的主要問題是上升時(shí)間較慢，可能長達(dá)幾百納秒。這主要受限于實(shí)驗(yàn)配置中的電感和電容。