?

　　可編程、可配置與IP篇

　　ECP5“打破陳規(guī)” 挑戰(zhàn)FPGA巨頭

　　在FPGA領(lǐng)域，與賽靈思（Xilinx）和Altera這兩個(gè)追求極致密度、超高傳輸速率、巨量晶體管數(shù)、最新工藝技術(shù)的巨頭不同，Lattice（萊迪思）走的是低成本、低功耗和小形狀因數(shù)之路。

　　Lattice總裁兼CEO Darin Billerbeck形容自身優(yōu)勢(shì)時(shí)，用了快速和敏捷（Agility）這兩個(gè)詞，目的就是使用戶(hù)爭(zhēng)取到足夠快的上市時(shí)間。

　　他特別提到了兩個(gè)“最”產(chǎn)品。一個(gè)是號(hào)稱(chēng)全球最小FPGA的iCE40，價(jià)格不到50美分，功耗最低25μW，1.4x1.48mmBGA封裝。

　　另一個(gè)是面向視頻安全監(jiān)控、人機(jī)接口和移動(dòng)終端的MachXO3，其每個(gè)I/O接口的成本不到1美分，2.5x2.5和3.8x3.8mm2的WLCS封裝。

　　Lattice方面表示，除了上面差異化技術(shù)外，將以最新開(kāi)發(fā)出的ECP5 FPGA系列，在小型蜂窩網(wǎng)絡(luò)、微型服務(wù)器、寬帶接入、工業(yè)視頻等大批量應(yīng)用中，向兩大巨頭的中低端產(chǎn)品發(fā)起挑戰(zhàn)。

　　一段時(shí)期以來(lái)，賽靈思和Altera一直宣稱(chēng)要用FPGA取代ASIC和ASSP。而Lattice則表示要讓ECP5在10萬(wàn)LUT以下的設(shè)計(jì)中，成為ASIC和ASSP的輔助設(shè)計(jì)伙伴，以彌補(bǔ)ASIC的成本問(wèn)題和ASSP不夠靈活的缺陷。

　　Darin Billerbeck稱(chēng)，ECP5系列在成本、功耗和密度3個(gè)方面“打破了陳規(guī)”：

　?、?.5萬(wàn)~8.5萬(wàn)LUT在提高提高設(shè)計(jì)靈活性的同時(shí)，比市場(chǎng)上其他競(jìng)爭(zhēng)產(chǎn)品的成本最多降低了40%。在小型蜂窩基站中的應(yīng)用如圖1所示。

?

　　圖1 ECP5系列在小型蜂窩基站中作為ASIC和ASSP的輔助設(shè)計(jì)

　?、谑褂脝瓮ǖ?.25Gpbs SERDES，即一路PCIe時(shí)，最低功耗約為0.25W（見(jiàn)圖2）。若采用4路PCIe，功耗也不到0.5W。靜態(tài)功耗在64~78mW。在150MHz典型應(yīng)用中的功耗，比競(jìng)爭(zhēng)產(chǎn)品最多降低30%。

　　圖2 ECP5系列在安防監(jiān)控?cái)z像機(jī)方案中，使用單通道3.25Gpbs SERDES，即一路PCIe時(shí)，功耗約0.25W。

　　在現(xiàn)場(chǎng)演示中，用Diamond軟件工具測(cè)得8.5萬(wàn)LUT設(shè)計(jì)的典型功耗約315mW；2.5萬(wàn)LUT時(shí)為264mW。

　?、?.5萬(wàn)LUT和SERDES封裝在10x10mm2BGA內(nèi)（見(jiàn)圖3），功能密度，即每平方毫米的LUT數(shù)量，比競(jìng)爭(zhēng)產(chǎn)品高2倍以上。40nm工藝的ECP5系列比競(jìng)爭(zhēng)產(chǎn)品28nm工藝的芯片尺寸還小。

　　圖3 ECP5系列采用10x10mm2BGA封裝，適于寬帶接入設(shè)備的智能小型可插拔（SFP）收發(fā)器方案。

　　據(jù)悉，ECP5預(yù)計(jì)將于2014年8月上市，并在2016年進(jìn)入28nm工藝。

　　另外，市場(chǎng)方面，目前亞太地區(qū)營(yíng)收占Lattice全球的60%，其中，中國(guó)占亞太區(qū)的70%。

　　神秘又熟悉的IP商

　　本次硅谷之旅第二天采訪(fǎng)的Arteris，是一家網(wǎng)絡(luò)芯片（Network-on-Chip）互連IP和工具供應(yīng)商。盡管已有10多年的歷史了，但是它并不像處理器IP商ARM、MIPS、Tensilica、CEVA或Cadence、Synopsys那樣有很高的知名度，因而對(duì)于大多數(shù)電子工程師可能顯得有些神秘。

　　不過(guò)在半導(dǎo)體設(shè)計(jì)界，三星、高通、TI、飛思卡爾、ST、瑞薩電子、東芝和Altera等大牌都是Arteris的用戶(hù)。而且，中國(guó)大陸半導(dǎo)體設(shè)計(jì)三劍客海思、展訊、銳迪科，及全志科技、瑞芯微、珠海炬力和虹晶科技等不少公司，也采用了Arteris的FlexNoC互連IP進(jìn)行SoC設(shè)計(jì)。據(jù)IHS iSuppli的調(diào)查報(bào)告，中國(guó)大陸多數(shù)半導(dǎo)體公司都得到了FlexNoC互連IP的授權(quán)。

　　最近，***創(chuàng)意電子（GUC）也得到了FlexNoC互連IP的授權(quán)，用于16nm移動(dòng)設(shè)備應(yīng)用處理器SoC IP驗(yàn)證平臺(tái)的設(shè)計(jì)。

　　對(duì)于A(yíng)rteris這樣既神秘又熟悉的廠(chǎng)商，在介紹其獨(dú)特技術(shù)之前，筆者覺(jué)得有必要對(duì)各位看官先普及一下它的歷史。

　　Arteris在2003年由3位法國(guó)人創(chuàng)立，總部設(shè)在巴黎。次年收到第一筆風(fēng)險(xiǎn)投資。2005年，現(xiàn)任董事長(zhǎng)、總裁兼CEO K. Charlie Janac加盟，擔(dān)任CEO一職。2006年，第一個(gè)互連IP產(chǎn)品NoCSolution問(wèn)世，并馬上就拿到了100萬(wàn)美元的授權(quán)許可收入。

　　2007年，在得到由Synopsys領(lǐng)頭的新一輪投資后，把公司總部從巴黎搬到了硅谷。同年，TI的OMAP4應(yīng)用處理器采用了NoCSolution的IP。2009年，第二代技術(shù)FlexNoC上市。隨后，得到了高通風(fēng)險(xiǎn)投資（歐洲）、ARM、日本Innotech等的第三輪投資。2010年，與三星和高通合作推出FlexLLI Interchip Link IP技術(shù)。

　　2011年，即公司成立的第8年，才開(kāi)始盈利。2012年，全球60%的移動(dòng)設(shè)計(jì)都采用了FlexNoC互連IP。2013年，在智能手機(jī)市場(chǎng)收獲頗豐。同年底，被高通以獨(dú)特的交易方式***了IP和工程團(tuán)隊(duì)。2014年，Arteris宣布雇傭新的工程領(lǐng)導(dǎo)團(tuán)隊(duì)。

　　下面就來(lái)看看Arteris的FlexNoC互連IP的獨(dú)到之處。

　　從事芯片設(shè)計(jì)的工程師都知道，高效的互連是SoC盈利的關(guān)鍵。同時(shí)，在競(jìng)爭(zhēng)激烈的市場(chǎng)上，靈活的拓?fù)浼軜?gòu)對(duì)產(chǎn)品差異化非常重要。

　　Arteris營(yíng)銷(xiāo)副總裁Kurt Shuler幽默地表示：“Arteris is Switzerland。”對(duì)這句話(huà)，不只是筆者，就連一位來(lái)自歐洲的資深媒體同行也大惑不解：“你們不是美國(guó)公司嗎？怎么又是瑞士的了？”

　　Shuler解釋道：“大家知道，瑞士是中立國(guó)。實(shí)際上我的意思是，Arteris是中立的。也就是說(shuō)，我們自己不設(shè)計(jì)生產(chǎn)任何芯片，而是為所有的網(wǎng)絡(luò)芯片設(shè)計(jì)公司提供互聯(lián)IP，且與任何協(xié)議無(wú)關(guān)。雖然他們是競(jìng)爭(zhēng)關(guān)系，但我們是中立的。”

　　這時(shí)，現(xiàn)場(chǎng)響起一片會(huì)意的笑聲。

　　他強(qiáng)調(diào)，Arteris的NoC互連IP技術(shù)可把用戶(hù)通常12~18個(gè)月的設(shè)計(jì)周期縮短到9~12個(gè)月（見(jiàn)圖4）。同時(shí)，NoC互連工具還可提升SoC的生產(chǎn)力（見(jiàn)圖5）。

　　圖4 Arteris的NoC互連IP技術(shù)可將設(shè)計(jì)周期縮短為9~12個(gè)月

　　圖5 NoC互連工具可提升SoC的生產(chǎn)力

　　具體地，NoC互連IP技術(shù)的工作頻率可達(dá)1GHz以上（見(jiàn)圖6），支持CPU到存儲(chǔ)器的高速數(shù)據(jù)傳輸；極低的連接延遲（見(jiàn)圖7）；易于布局布線(xiàn)等。

　　圖6 NoC互連IP技術(shù)支持1GHz以上的工作頻率和高傳輸帶寬

　　圖7 NoC互連IP技術(shù)具有極低的連接延遲特性

　　此外，與傳統(tǒng)的混合總線(xiàn)互連架構(gòu)比，NoCIP架構(gòu)的線(xiàn)路量少了50%，最高工作頻率也高于后者，帶寬提高了1倍，可連接上百個(gè)IP塊，功耗不到1W，延遲特性相當(dāng)甚至更好。

　　Shuler表示，目前有56個(gè)用戶(hù)，85項(xiàng)流片及44個(gè)完整的芯片設(shè)計(jì)，用戶(hù)的芯片發(fā)貨量已達(dá)1億多片。

　　開(kāi)辟一個(gè)嶄新的半導(dǎo)體市場(chǎng)

　　相比模擬、電源和分立器件300億美元以上的市場(chǎng)，F(xiàn)PGA和可編程微控制器分別有50多億和90多億美元的市場(chǎng)，Silego所在的可配置混合信號(hào)芯片（CMIC）市場(chǎng)潛在容量只有30億美元左右。

　　不過(guò)，Silego營(yíng)銷(xiāo)副總裁John McDonald（見(jiàn)圖8）表示，可配置混合信號(hào)芯片或稱(chēng)“可編程模擬技術(shù)”開(kāi)辟了一個(gè)嶄新的半導(dǎo)體“藍(lán)海”市場(chǎng)，正因?yàn)槿绱?，這個(gè)市場(chǎng)的競(jìng)爭(zhēng)不像前幾個(gè)市場(chǎng)那樣激烈。消費(fèi)類(lèi)、計(jì)算、通信和工業(yè)領(lǐng)域的廣泛應(yīng)用需求正推動(dòng)這個(gè)市場(chǎng)呈現(xiàn)出爆炸式增長(zhǎng)的態(tài)勢(shì)。

　　圖8 Silego營(yíng)銷(xiāo)副總裁John McDonald

　　Silego包括混合信號(hào)陣列GreenPAK、電源管理芯片GreenFET、定時(shí)產(chǎn)品GreenCLK和接口A(yíng)SSP在內(nèi)的4類(lèi)芯片，近4年內(nèi)的總出貨量已過(guò)10億，2012和2013年的出貨量更是分別達(dá)到了2.7億和4.2億。

　　目前最小的GreenPAK3采用1.6 mm x1.6 mm X0.55mm，12引腳STQFN封裝，其厚度比1美分硬幣還?。ㄒ?jiàn)圖9）。在這樣小的芯片內(nèi)，集成了模擬元件、數(shù)字邏輯、可編程互連架構(gòu)、I/O及非易失性存儲(chǔ)器等。主要可用于替代4~8位MCU、膠合邏輯、電平轉(zhuǎn)換器和電壓監(jiān)控器等?！肮こ處熡盟峁┑腉PAK開(kāi)發(fā)工具，在幾分鐘內(nèi)就可搞定所需的配置和編程?！盡cDonald表示。

　　圖9 GreenPAK3采用1.6x1.6mm212引腳STQFN封裝，厚度比1美分硬幣還薄。

　　GreenPAK3低成本、低功耗的特點(diǎn)，有助于在可穿戴設(shè)備、移動(dòng)終端及PC市場(chǎng)上，實(shí)現(xiàn)差異化設(shè)計(jì)和產(chǎn)品快速上市。

　　另外，McDonald透露，Silego在中國(guó)設(shè)有一個(gè)研發(fā)中心。計(jì)劃在2014年推出8款新產(chǎn)品，同時(shí)，將進(jìn)一步加強(qiáng)與英特爾和nVidia的合作關(guān)系。