DSP與FPGA設(shè)計(jì)的跟蹤伺服運(yùn)動(dòng)控制技術(shù)
摘 要: 在分析光電跟蹤伺服系統(tǒng)特點(diǎn)的基礎(chǔ)上,以TI公司DSP芯片TMS320F2812作為主控制芯片,采用FPGA進(jìn)行邏
2010-05-15 18:22:52
1418 
DSP+FPGA+AD控制系統(tǒng),FPGA負(fù)責(zé)AD7606的采集,將電機(jī)參數(shù)采集后,傳輸至DSP ,DSP將數(shù)據(jù)進(jìn)行變換后輸出PWM進(jìn)而控制電機(jī)的轉(zhuǎn)速。DSP采用TI公司的TMS320F28335
2016-07-18 16:59:22
八通道同步采集模塊,FPGA控制AD直接對(duì)八路模擬進(jìn)行同步采集,傳輸至DSP進(jìn)行運(yùn)算,DSP FPGA的完美結(jié)合。交流qq 956250037
2016-07-16 14:32:23
DSP外接存儲(chǔ)器的控制方式對(duì)于一般的存儲(chǔ)器具有RD、WR和CS等控制信號(hào),許多DSP(C3x、C5000)都沒(méi)有控制信號(hào)直接連接存儲(chǔ)器,一般采用的方式如下: 1.CS有地址線和PS、DS或STRB譯碼產(chǎn)生; 2./RD=/STRB+/R/W; 3./WR=/STRB+R/W。
2009-04-07 08:50:18
發(fā)揮更大的功能應(yīng)用。除此之外,用FPGA實(shí)現(xiàn)ASIC的前期的設(shè)計(jì)驗(yàn)證,FPGA實(shí)現(xiàn)DSP的功能,實(shí)現(xiàn)CPU的功能,MCU的功能,內(nèi)存控制器,用于工業(yè)的PWM,SVPWM,Clarke,Park的正
2019-05-07 01:28:40
并行處理的方式被普遍采用,它們共享總線以互相映射存儲(chǔ)空間,如果再與FPGA通過(guò)總線連接,勢(shì)必導(dǎo)致FPGA與DSP的總線競(jìng)爭(zhēng)。同時(shí)采用總線方式與FPGA通信,DSP的地址、數(shù)據(jù)線引腳很多,占用FPGA的I
2018-12-04 10:39:29
并行處理的方式被普遍采用,它們共享總線以互相映射存儲(chǔ)空間,如果再與FPGA通過(guò)總線連接,勢(shì)必導(dǎo)致FPGA與DSP的總線競(jìng)爭(zhēng)。同時(shí)采用總線方式與FPGA通信,DSP的地址、數(shù)據(jù)線引腳很多,占用FPGA的I
2019-06-19 05:00:08
一般涉及到數(shù)字處理和邏輯控制都用DSP加FPGA實(shí)現(xiàn),最近想用FPGA實(shí)現(xiàn)數(shù)字處理和邏輯控制,聽(tīng)搞通信的說(shuō)多加幾個(gè)門(mén)就可以了,數(shù)字處理時(shí)鐘要求25MHZ,請(qǐng)高手指點(diǎn)一下。
2013-04-05 10:01:31
現(xiàn)場(chǎng)電路設(shè)計(jì)中。本文用 FPGA 作為接口芯片,提供控制信號(hào)和定時(shí)信號(hào),來(lái)實(shí)現(xiàn) DSP 到 SDRAM 的數(shù)據(jù)存取。1 、SDRAM 介紹本文采用的 SDRAM 為 TMS626812A,圖 1 為其
2020-04-23 08:00:00
FPGA實(shí)現(xiàn)和編程的一個(gè)方法是采用知識(shí)產(chǎn)權(quán)(IP)的模塊或核心。例如,大多數(shù)標(biāo)準(zhǔn)DSP功能都在Xilinx庫(kù)中以可參數(shù)配置的DSP核心的形式實(shí)現(xiàn)了,它們通過(guò)Xilinx公司的CORE生成器提供。包括
2011-02-17 11:21:37
STRBx_B2/A_2則不用?! ?.3 32位存儲(chǔ)器寬度 設(shè)計(jì)為32位的存儲(chǔ)器,其硬件接線方案如下圖4所示。STRBx所有的引腳都設(shè)置成片選引腳?! ? 3 存儲(chǔ)器映射外部總線控制寄存器 綜上所述
2019-06-12 05:00:08
如下優(yōu)越性:(1)高性能ACEX 1K器件采用查找表(LUT)和EAB(嵌入式陣列塊)相結(jié)合的結(jié)構(gòu)形式,可實(shí)現(xiàn)復(fù)雜邏輯功能和存儲(chǔ)器功能,如通信應(yīng)用中的DSP、多通道數(shù)據(jù)處理、數(shù)據(jù)傳遞和微控制等。(2
2019-06-18 06:05:34
的技術(shù)性能,當(dāng)今國(guó)內(nèi)外生成的變壓變頻器幾乎都已采用這項(xiàng)技術(shù)。目前在逆變器控制領(lǐng)域廣泛使用DSP來(lái)實(shí)現(xiàn)SVPWM的調(diào)制算法,具有硬件簡(jiǎn)單、靈活性好等特點(diǎn)。但是PWM波的產(chǎn)生需要定時(shí)的采樣與計(jì)算,從而
2022-01-20 09:34:26
。通過(guò)IDE 接口選擇可編程的P IO 或使用DMA 方法傳輸數(shù)據(jù)。本文將介紹P IO 方式傳送, 即對(duì)硬盤(pán)每一次訪問(wèn)都需要分別進(jìn)行編程。邏輯映射層實(shí)現(xiàn)對(duì)目錄、文件與扇區(qū)數(shù)據(jù)邏輯映射, 以及數(shù)據(jù)的存儲(chǔ)
2019-06-04 05:00:19
反復(fù)編程使用。DSP、FPGA芯片雖成本略微高于ASIC芯片,但具有貨源暢通、可多次編程使用等優(yōu)點(diǎn)。在中小批量通信產(chǎn)品的設(shè)計(jì)生產(chǎn)中,用FPGA和DSP實(shí)現(xiàn)HDLC功能是一種值得采用的方法。HDLC的幀
2011-03-17 10:23:56
請(qǐng)教論壇里的大神,新學(xué)labview。用labview 控制 DPO4034 示波器,需要連續(xù)實(shí)時(shí)存儲(chǔ)示波器的波形到電腦硬盤(pán)里面?,F(xiàn)在每次只能存儲(chǔ)一張圖片,執(zhí)行hardcopy 命令后,提示存儲(chǔ)路徑,都需要手動(dòng)去輸入文件名。請(qǐng)問(wèn)有什么方法實(shí)現(xiàn)連續(xù)存儲(chǔ)示波器波形? 謝謝!
2017-05-04 11:16:31
SDRAM文件結(jié)構(gòu)存儲(chǔ)控制的FPGA實(shí)現(xiàn)面對(duì)不同的應(yīng)用場(chǎng)景,原始采樣數(shù)據(jù)可能包含多種不同樣式的信號(hào),這給傳統(tǒng)基于連續(xù)存儲(chǔ)方式的數(shù)據(jù)緩存系統(tǒng)帶來(lái)了挑戰(zhàn)。除此之外,由于對(duì)不同信號(hào)的處理往往需要不同的數(shù)據(jù)
2012-08-13 10:40:40
前言本文介紹STM32與FPGA通過(guò)fsmc通信的實(shí)現(xiàn)方法。一、fsmc介紹FSMC(Flexible Static Memory Controller,可變靜態(tài)存儲(chǔ)控制器)是STM32系列采用
2022-01-18 06:32:19
DSP的高速信號(hào)處理能力,FPGA豐富的接口和強(qiáng)大的控制功能,使用液晶顯示器顯示。系統(tǒng)結(jié)構(gòu)靈活,采用模塊化設(shè)計(jì),易于維護(hù)和擴(kuò)展,液晶顯示為用戶(hù)提供了友好的界面。本文首先介紹了高速數(shù)據(jù)采集系統(tǒng)、時(shí)基電路和峰值檢測(cè)電路的設(shè)計(jì),利用FPGA構(gòu)造FIFO和觸發(fā)電路的方法,DSP與LC
2015-09-10 11:15:17
電機(jī)運(yùn)行速度。利用數(shù)字電路或FPGA控制模擬電機(jī)電路將使系統(tǒng)成本和功耗大大降低。采用FPGA除了可以節(jié)能之外,還能夠?qū)⑶度胧綌?shù)字信號(hào)處理(DSP)、微控制器、I/O接口等功能整合到一起,從而實(shí)現(xiàn)完整的家電
2021-07-14 08:30:00
數(shù)據(jù)存儲(chǔ)是數(shù)據(jù)采集過(guò)程中的一個(gè)重要環(huán)節(jié),為什么目前大部分?jǐn)?shù)據(jù)存儲(chǔ)系統(tǒng)都是用內(nèi)置工控機(jī)的方法完成數(shù)據(jù)保存任務(wù)?因?yàn)檫@種方法系統(tǒng)功耗大,硬件成本高,不適用于具有內(nèi)記功能要求的系統(tǒng)。
2019-08-12 06:08:20
會(huì)受一定的影響。?本文所提出的基于DSP+FPGA的控制系統(tǒng)方案,利用FPGA的容量大、可編程實(shí)現(xiàn)很多功能,結(jié)合DSP具有高速的信息處理能力的特點(diǎn),使得本控制系統(tǒng)非常簡(jiǎn)潔,結(jié)構(gòu)靈活,通用性強(qiáng),系統(tǒng)也易于維護(hù)和擴(kuò)展。該方案基于軟件無(wú)線電的思想,是采用通用平臺(tái)的設(shè)計(jì)。?
2019-07-29 06:08:47
擴(kuò)充使用;具有較高的集成度和靈活性?! £P(guān)鍵詞: 運(yùn)動(dòng)控制;伺服控制;DSP;FPGA 運(yùn)動(dòng)控制技術(shù)是數(shù)控機(jī)床的關(guān)鍵技術(shù),其技術(shù)水平的高低將直接影響一個(gè)國(guó)家裝備制造業(yè)的發(fā)展水平。目前,多軸伺服
2009-09-19 09:43:00
對(duì)邏輯信號(hào)造成一定延時(shí),導(dǎo)致程序運(yùn)行出現(xiàn)故障的幾率增加。故采用DSP單一處理器來(lái)設(shè)計(jì)系統(tǒng)存在一定的缺陷。 FPGA可根據(jù)實(shí)際控制需要靈活配置其內(nèi)部具體邏輯電路功能,有利于實(shí)現(xiàn)功能模塊化,提高系統(tǒng)
2012-12-17 10:44:10
作者:王毅 管會(huì)生 劉斌彬 梅順良引言本文采用FPGA實(shí)現(xiàn)了IDE硬盤(pán)接口協(xié)議。系統(tǒng)提供兩套符合ATA-6規(guī)范的IDE接口,一個(gè)與普通IDE硬盤(pán)連接,另一個(gè)與計(jì)算機(jī)主板上的IDE接口相連。系統(tǒng)采用
2019-04-18 07:00:10
時(shí)的共享性不如總線形式。3.2 基于共享總線的多DSP并行處理系統(tǒng)共享總線就是系統(tǒng)中所有DSP的外部總線(地址、數(shù)據(jù)和訪問(wèn)控制總線)都直接連接在一起,各DSP片內(nèi)存儲(chǔ)器和寄存器以及掛接在總線上的 外部
2019-05-21 05:00:19
和各種圖形圖像的輸出顯示,而且可以達(dá)到動(dòng)態(tài)顯示的效果。在設(shè)計(jì)上采用了軟件填充的圖形設(shè)計(jì)方法,先由DSP生成全局?jǐn)?shù)據(jù)緩沖區(qū),填充要繪制的圖形,之后通過(guò)DSP的EDMA傳遞給FPGA,FPGA實(shí)現(xiàn)顯示屏
2019-07-03 08:08:33
本文介紹了一種基于 FPGA 技術(shù)的IDE 硬盤(pán)接口的設(shè)計(jì)。該卡提供兩個(gè)符合ATA-6 規(guī)范的接口,采用FPGA 實(shí)現(xiàn)了兩套IDE 接口功能,設(shè)計(jì)支持PIO和Ultra DMA 傳輸模式,文章側(cè)重于介紹用FPGA 實(shí)現(xiàn)IDE 接口協(xié)議的具體方法。
2011-01-12 14:38:42
如何采用現(xiàn)場(chǎng)可編輯門(mén)陣列FPGA來(lái)實(shí)現(xiàn)對(duì)直流電機(jī)的控制?
2021-10-19 09:08:30
的邏輯處理和控制算法,能實(shí)現(xiàn)多軸高速高精度的伺服控制。利用DSP與FPGA設(shè)計(jì)運(yùn)動(dòng)控制器,其中DSP用于運(yùn)動(dòng)軌跡規(guī)劃、速度控制及位置控制等功能;FPGA完成運(yùn)動(dòng)控制器的精插補(bǔ)功能,用于精確計(jì)算步進(jìn)電機(jī)或伺服驅(qū)動(dòng)元件的控制脈沖,同時(shí)接收并處理脈沖型位置反饋信號(hào)。那么,我們具體該怎么做呢?
2019-08-06 06:27:00
本文介紹通過(guò)FPGA實(shí)現(xiàn)的步進(jìn)電機(jī)控制器。該控制器可以作為單片機(jī)或DSP的一個(gè)直接數(shù)字控制的外設(shè),只需向控制器的控制寄存器和分頻寄存器寫(xiě)入數(shù)據(jù),即可實(shí)現(xiàn)對(duì)步進(jìn)電機(jī)的控制。
2021-04-29 06:05:44
本文在硬件電路設(shè)計(jì)上采用DSP 芯片和外圍電路構(gòu)成速度捕獲電路,電機(jī)驅(qū)動(dòng)控制器采用微控制芯片和外圍電路構(gòu)成了電流采樣、過(guò)流保護(hù)、壓力調(diào)節(jié)等電路,利用CPLD實(shí)現(xiàn)無(wú)刷直流電機(jī)的轉(zhuǎn)子位置信號(hào)的邏輯換相
2021-05-12 06:44:08
數(shù)據(jù)存儲(chǔ)是數(shù)據(jù)采集過(guò)程中的一個(gè)重要環(huán)節(jié),目前大部分?jǐn)?shù)據(jù)存儲(chǔ)系統(tǒng)都是用內(nèi)置工控機(jī)的方法完成數(shù)據(jù)保存任務(wù),這種方法系統(tǒng)功耗大,硬件成本高,不適用于具有內(nèi)記功能要求的系統(tǒng)。
2019-08-13 07:18:28
本文采用Verilog FPGA設(shè)計(jì)懸掛運(yùn)動(dòng)控制系統(tǒng)的控制器,通過(guò)輸入模塊傳送控制參數(shù),采用HDL語(yǔ)言編程實(shí)現(xiàn)的控制算法,驅(qū)動(dòng)步進(jìn)電機(jī),對(duì)懸掛運(yùn)動(dòng)物體進(jìn)行精確的控制。
2021-05-06 07:11:03
怎樣通過(guò)DSP控制FPGA端的LED燈亮滅的速度如題,本人最近遇到一個(gè)困難,就是通過(guò)DSP控制FPGA端的LED亮滅的頻率,LED是接在FPGA上面的,其亮滅的頻率由DSP控制。本人的思路如下
2016-03-16 20:10:48
是否可以在UDBs內(nèi)部實(shí)現(xiàn)存儲(chǔ)卡?沒(méi)有什么大的只有大約32 kb。UDB是易失性還是非易失性? 以上來(lái)自于百度翻譯 以下為原文is it possible to implement a
2019-05-23 08:37:24
步進(jìn)電機(jī)控制通常采用什么方法實(shí)現(xiàn)?
2021-09-30 07:15:35
不同應(yīng)用對(duì)電機(jī)控制器的要求有很大區(qū)別。目前市場(chǎng)上的控制器解決方案各有千秋,包括了針對(duì)特定簡(jiǎn)單應(yīng)用的標(biāo)準(zhǔn)控制器,以及采用外部緩沖柵極驅(qū)動(dòng)器和功率級(jí)的MCU、DSP和FPGA。MCU是目前市場(chǎng)上的主流
2014-05-21 16:08:35
引言 電源時(shí)序控制是微控制器、FPGA、DSP、 ADC和其他需要多個(gè)電壓軌供電的器件所必需的一項(xiàng)功能。這些應(yīng)用通常需要在數(shù)字I/O軌上電前對(duì)內(nèi)核和模擬模塊上電,但有些設(shè)計(jì)可能需要采用其他序列
2019-07-03 08:15:19
本帖最后由 峩、那么可笑 于 2014-12-25 14:12 編輯
本次設(shè)計(jì)中采用的 DSP 控制步進(jìn)電動(dòng)機(jī)的原理和方法可以用來(lái)進(jìn)一步的開(kāi)發(fā)基于DSP 的多電動(dòng)機(jī)控制系統(tǒng),設(shè)計(jì)中 DSP
2014-11-05 14:39:34
本次設(shè)計(jì)中采用的 DSP 控制步進(jìn)電動(dòng)機(jī)的原理和方法可以用來(lái)進(jìn)一步的開(kāi)發(fā)基于DSP 的多電動(dòng)機(jī)控制系統(tǒng),設(shè)計(jì)中 DSP 的外圍電路例如復(fù)位電路,外部存儲(chǔ)器,JTAG仿真等等設(shè)計(jì)可以直接使用在多電動(dòng)機(jī)
2014-10-30 13:57:14
本文介紹一種采用Lattice FPGA與IP來(lái)實(shí)現(xiàn)DDR RAM控制和驗(yàn)證的方法。
2021-05-06 09:52:30
FPGA中存儲(chǔ)的溫度值,DSP根據(jù)當(dāng)前溫度值和控制算法計(jì)算出控制量。而后將溫度值和控制量打包成一幀數(shù)據(jù)發(fā)送給 FPGA。FPGA將DSP發(fā)送來(lái)的數(shù)據(jù)存儲(chǔ)在內(nèi)部存儲(chǔ)器后,對(duì)數(shù)據(jù)進(jìn)行操作,生成輸出信號(hào)
2020-08-19 09:29:48
高速硬盤(pán)存儲(chǔ)設(shè)備實(shí)現(xiàn)數(shù)據(jù)的持續(xù)高速存儲(chǔ),要求處理數(shù)據(jù)的速度高。通常這些需要傳輸和處理大量數(shù)據(jù)的設(shè)備均選用數(shù)字信號(hào)處理器DSP作為微處理器。同時(shí),SCSI協(xié)議中許多復(fù)雜的控制功能也需要這個(gè)微處理器來(lái)實(shí)現(xiàn)
2011-06-02 09:33:21
傳統(tǒng)交通燈控制器多數(shù)由單片機(jī)或PLC 實(shí)現(xiàn)。本論文介紹一種用FPGA 實(shí)現(xiàn)交通燈控制器的設(shè)計(jì)方法。關(guān)鍵詞:FPGA; VHDL; MAXPLUSll; 交通燈控制器Abstract:Traffic light controller is usually
2009-06-12 11:12:52
90 通過(guò)模糊自整定PID 控制器的設(shè)計(jì),本文提出了一種基于VHDL 描述、DSP Builder 和Modelsim 混合仿真、FPGA實(shí)現(xiàn)的智能控制器設(shè)計(jì)及測(cè)試新方法。首先,通過(guò)MATLAB 仿真,得出智能控制器的結(jié)
2009-09-04 09:34:11
17 介紹了一種通過(guò)狀態(tài)的數(shù)字瞬時(shí)反饋,利用微處理器的高速數(shù)值計(jì)算功能實(shí)現(xiàn)逆變器的全數(shù)字化控制的無(wú)差拍算法以及利用 TI 的最新 DSP(TMS320F240)實(shí)現(xiàn)無(wú)差拍控制的方法及控制流程。
2009-11-27 15:35:38
39 NandFlash控制器的FPGA實(shí)現(xiàn)方法技巧與程序案例分享。
2017-09-21 09:40:00
78 采用DSP TMS320F2812的永磁同步電機(jī)直接轉(zhuǎn)矩控制
摘要:文章根據(jù)永磁同步電機(jī)的數(shù)學(xué)模型和直接轉(zhuǎn)矩控制的基本原理,設(shè)計(jì)了一種基于TMS320F2812的全數(shù)字化直接轉(zhuǎn)矩
2010-02-26 09:34:28
49 本文主要闡述了在某雷達(dá)系統(tǒng)中為實(shí)現(xiàn)偽碼對(duì)齊,所采用的滑動(dòng)控制方法的原理及在FPGA芯片上的實(shí)現(xiàn)。
2010-03-02 16:04:22
13 本文舉例分析了DSP的引導(dǎo)裝載過(guò)程和FPGA的配置流程,并據(jù)此提出了一種使用單個(gè)FLASH存儲(chǔ)器實(shí)現(xiàn)上述兩個(gè)功能的方法。
2010-07-21 17:14:42
12 DSP和FPGA組成的伺服控制系統(tǒng)能夠滿(mǎn)足復(fù)雜的控制算法要求。通過(guò)對(duì)TI公司的DSP控制芯片TMS320F2812和ALTERA公司的FPGA芯片EP1C3T144的功能和特點(diǎn)分析,給出了一種基于DSP和FPGA的光電經(jīng)緯儀
2010-11-11 15:57:56
35 采用大容量的固態(tài)Flash作為存儲(chǔ)介質(zhì),用FPGA作為存儲(chǔ)陣列的控制器,設(shè)計(jì)了高速大容量的存儲(chǔ)板卡,實(shí)現(xiàn)了數(shù)據(jù)采集過(guò)程中用相對(duì)低速的Flash存儲(chǔ)器存儲(chǔ)高速實(shí)時(shí)數(shù)據(jù)。FPGA既可作為
2010-12-08 17:25:08
29 摘 要:介紹了SDRAM的特點(diǎn)和工作原理,提出了一種基于FPGA的SDRAM控制器的設(shè)計(jì)方法,使用該方法實(shí)現(xiàn)的控制器可非常方便地對(duì)SDRAM進(jìn)行控制。
關(guān)鍵
2009-06-20 13:04:51
2075 基于DSP與FPGA的運(yùn)動(dòng)控制器設(shè)計(jì)
運(yùn)動(dòng)控制技術(shù)是數(shù)控機(jī)床的關(guān)鍵技術(shù),其技術(shù)水平的高低將直接影響一個(gè)國(guó)家裝備制造業(yè)的發(fā)展水平。目前,多軸伺服控制器越來(lái)越多地
2009-10-25 15:28:47
1363 一種基于DSP+FPGA的控制系統(tǒng)方案設(shè)計(jì)
一、前言 ?
本文提到的控制系統(tǒng)控制通信設(shè)備的正常工作,是整個(gè)通信設(shè)備的重要組成部分。該控制系統(tǒng)要實(shí)現(xiàn)的功能
2009-12-22 17:44:41
870 
基于DSP Builder的DDS設(shè)計(jì)及其FPGA實(shí)現(xiàn)
直接數(shù)字合成器,是采用數(shù)字技術(shù)的一種新型頻率合成技術(shù),他通過(guò)控制頻率、相位增量的步長(zhǎng),產(chǎn)生各種不同頻率的信號(hào)。他具
2010-01-14 09:43:55
1292 
摘要:通過(guò)分析TMS320C2XX使用保持(HOLD)操作的直接存儲(chǔ)器訪問(wèn)(DMA)和DMA控制器8237-5的工作原理,解決了DSP與8237-5的軟硬件接口問(wèn)題,實(shí)現(xiàn)了DMA在數(shù)字化語(yǔ)言學(xué)習(xí)系統(tǒng)中的應(yīng)用. 關(guān)鍵詞:DMA DSP HOLD 操作
2011-02-25 12:37:08
27 摘要:為了實(shí)現(xiàn)高速HDLC通訊協(xié)議,設(shè)計(jì)了DSP+FPGA結(jié)構(gòu)的485通訊接口,接口包括DSP、FPGA、485轉(zhuǎn)換等硬件電路,以及DSP與FPGA之間的數(shù)據(jù)交換程序和FPGA內(nèi)部狀態(tài)機(jī);其中DSP用于實(shí)現(xiàn)數(shù)據(jù)控制,FPGA用于實(shí)現(xiàn)HDLC通訊協(xié)議,DSP與FPGA之間采用XINTF方式,通過(guò)雙FI
2011-02-25 17:24:34
98 摘要:針對(duì)數(shù)控系統(tǒng)的工作特點(diǎn)和要求,通過(guò)對(duì)TI公司新推出的DSP芯片TMS320F2812和ALTERA公司的FPGA芯片EP1K30功能和特點(diǎn)的深入分析,給出了一種基于DSP和FPGA的運(yùn)動(dòng)控制卡的設(shè)計(jì)與實(shí)現(xiàn)。在充分考慮上述芯片特點(diǎn)和資源的基礎(chǔ)上,該卡采用DSP和FPGA取代單片機(jī)
2011-02-27 13:29:19
104 采用DSP直接實(shí)現(xiàn)機(jī)電控制是近年才發(fā)展起來(lái)的一項(xiàng)技術(shù),他比傳統(tǒng)控制方法具有鮮明優(yōu)點(diǎn)。實(shí)驗(yàn)表明,以DSP為核心的數(shù)字控制系統(tǒng)可以實(shí)現(xiàn)實(shí)時(shí)控制,而且低頻段的相位誤差非常小,同時(shí)又可
2011-07-26 10:29:23
844 
針對(duì)在陀螺控制過(guò)程中陀螺基準(zhǔn)信號(hào)頻率和相位角測(cè)量不準(zhǔn)確,從而導(dǎo)致陀螺控制過(guò)程中定位不準(zhǔn)確,產(chǎn)生漂移的難題,研究了一種基于DSP + FPGA 的陀螺控制方法。利用FPGA 進(jìn)行基準(zhǔn)信號(hào)頻率
2011-09-13 14:30:11
29 以DSP作為核心,配以FPGA作為外圍接口擴(kuò)展和管理,進(jìn)行了控制器設(shè)計(jì)。通過(guò)A/D采樣和正交編碼QEP,可以獲取不同類(lèi)型傳感器的輸入信號(hào);D/A和PWM可以輸出模擬和數(shù)字的控制信號(hào);擴(kuò)展的
2011-11-15 11:39:31
160 介紹了一種基于DSP和FPGA的磁鐵電源控制器的設(shè)計(jì)方案,闡述了該控制器硬件系統(tǒng)的組成,包括信號(hào)調(diào)理電路、中間數(shù)據(jù)處理部分、后端的驅(qū)動(dòng)電路。同時(shí)給出了DSP和FPGA之間通過(guò)SPI接口
2012-07-27 16:20:31
36 設(shè)計(jì)了一種基于DSP與FPGA的運(yùn)動(dòng)控制器。該控制器以DSP為控制核心,用FPGA構(gòu)建運(yùn)動(dòng)控制器與傳感器以及電機(jī)驅(qū)動(dòng)器的接口電路。充分發(fā)揮了DSP強(qiáng)大的運(yùn)算能力和FPGA的并行處理能力。具有
2012-10-26 15:21:51
93 硬件電路以FPGA為中心,實(shí)現(xiàn)存儲(chǔ)器的接口電路設(shè)計(jì),以及對(duì)打印機(jī)的并口接口電路設(shè)計(jì)。設(shè)計(jì)的微型打印機(jī)的控制器已經(jīng)系統(tǒng)調(diào)試,該控制器具有較強(qiáng)的移植性,打印機(jī)的輸入數(shù)據(jù)是系統(tǒng)存儲(chǔ)器數(shù)據(jù),稍加改動(dòng)就可實(shí)現(xiàn)實(shí)時(shí)數(shù)據(jù)的打印功能,能夠使用在任意一個(gè)由FPGA構(gòu)成的系統(tǒng)中使用,具有良好的應(yīng)用前景。
2013-01-22 13:42:54
2080 
提出了一種基于DSP和FPGA 的通用型運(yùn)動(dòng)控制系統(tǒng)!大大降低了系統(tǒng)成本
2013-09-23 17:49:37
59 為了實(shí)現(xiàn)快速準(zhǔn)確地觀測(cè)電機(jī)轉(zhuǎn)速,在直接轉(zhuǎn)矩控制系統(tǒng)的基礎(chǔ)上,采用了基于電機(jī)轉(zhuǎn)子磁鏈的MRAS速度辨識(shí)方法對(duì)系統(tǒng)進(jìn)行速度估計(jì),并通過(guò)DSP實(shí)現(xiàn)無(wú)速度傳感器的直接轉(zhuǎn)矩控制。利用
2013-09-25 14:35:50
34 采用DSP和FPGA直驅(qū)閥用音圈電機(jī)驅(qū)動(dòng)控制系統(tǒng)。
2016-05-04 14:37:01
16 基于DSP與FPGA的運(yùn)動(dòng)控制器設(shè)計(jì),下來(lái)看看。
2016-05-10 11:24:33
29 基于FPGA控制的高速圖像實(shí)時(shí)存儲(chǔ),下來(lái)看看
2016-09-22 12:26:33
15 基于DSP的FPGA配置方法研究與實(shí)現(xiàn)
2017-10-19 16:15:19
36 傳輸時(shí)發(fā)生數(shù)據(jù)丟失問(wèn)題得目的,提出采用異步FIFO來(lái)緩存大量導(dǎo)航電文數(shù)據(jù)還有同步器來(lái)同步所傳輸?shù)妮d波控制字和偽碼控制字的方法。通過(guò)采用Altera公司的FIFO內(nèi)核來(lái)進(jìn)行外圍接口信號(hào)和控制邏輯設(shè)計(jì)以及兩級(jí)觸發(fā)器級(jí)聯(lián)來(lái)實(shí)現(xiàn)同步器的試驗(yàn)設(shè)計(jì)方法,得到所設(shè)計(jì)的緩存
2017-11-06 16:35:27
10 DDR SDRAM的接口特性:其輸入輸出引腳與SSTL-Ⅱ電氣特性兼容,內(nèi)部提供了DDR觸發(fā)器、鎖相環(huán)等硬件資源。使用這些特性,可以比較容易地設(shè)計(jì)性能可靠的高速DDR RAM控制器。本文介紹一種采用FPGA與IP來(lái)實(shí)現(xiàn)DDR RAM控制和驗(yàn)證的方法。
2017-11-24 16:00:22
3559 
本文主要介紹了一種基于FPGA+DSP的視頻控制的智能交通燈設(shè)計(jì)。該交通燈由視頻采集、圖像處理和控制模塊組成,使用FPGA核心搭建專(zhuān)用高速視頻采集模塊,使用DSP處理器進(jìn)行實(shí)時(shí)圖像運(yùn)算,通過(guò)圖像算法提取車(chē)流量信息,最終結(jié)合模糊算法實(shí)現(xiàn)智能控制。
2018-01-09 14:15:41
1853 
在傳統(tǒng)的三電平電壓型逆變器空間矢量脈寬調(diào)制( SVPWM)控制算法基礎(chǔ)上,結(jié)合“DSP+FP-GA”,實(shí)現(xiàn)了一種快速的空間矢量調(diào)制算法,詳細(xì)闡述了基于FPGA和DSP的硬件平臺(tái)實(shí)現(xiàn)方法,實(shí)現(xiàn)了資源
2018-04-05 19:42:58
9 該文檔描述了在TMS3VC5505/5504數(shù)字信號(hào)處理器(DSP)上可用的直接存儲(chǔ)器存?。―MA)控制器的特點(diǎn)和操作。此DMA控制器允許內(nèi)部存儲(chǔ)器、外部存儲(chǔ)器和外圍設(shè)備之間的數(shù)據(jù)不受干預(yù)地發(fā)生。
2018-04-26 10:34:35
3 本文主要介紹了永磁同步電機(jī)最優(yōu)直接轉(zhuǎn)矩控制原理及實(shí)現(xiàn)方法。
2018-06-05 08:00:00
12 本文是在AIS提供信息的基礎(chǔ)上,采用DSP和FPGA設(shè)計(jì)船舶避碰系統(tǒng)。其中高速浮點(diǎn)DSP作為AIS數(shù)據(jù)接收、船舶避碰算法和系統(tǒng)控制的微處理器。一塊容量合適的FPGA集成船舶避碰系統(tǒng)所需其他
2020-05-13 07:57:00
1705 
整個(gè)系統(tǒng)的組成如圖1所示。當(dāng)啟爆電路在DSP和FPGA的控制下啟爆時(shí),感應(yīng)線圈取出啟爆電流,首先是高速數(shù)據(jù)采集與存儲(chǔ)電路,以FPGA為核心,對(duì)數(shù)據(jù)進(jìn)行高速采集與存儲(chǔ)。數(shù)據(jù)存儲(chǔ)完畢,FPGA發(fā)信號(hào)告知DSP采集完畢,開(kāi)始對(duì)采集的數(shù)據(jù)進(jìn)行相關(guān)的處理。
2018-10-07 12:03:03
2981 
針對(duì)印染設(shè)備多單元同步控制中動(dòng)態(tài)性和穩(wěn)定性的問(wèn)題,提出一種基于DSP和FPGA的嵌入式同步控制器設(shè)計(jì)方案。DSP作為運(yùn)算控制的核心,負(fù)責(zé)控帝l算法的實(shí)現(xiàn);FPGA作為數(shù)據(jù)采集模塊的核心,負(fù)責(zé)數(shù)據(jù)采集
2019-03-05 16:30:27
9 介紹了針對(duì)3/3相雙繞組感應(yīng)發(fā)電機(jī)設(shè)計(jì)的勵(lì)磁系統(tǒng),該系統(tǒng)由DSP和FPGA構(gòu)成。給出了控制系統(tǒng)的接口電路和實(shí)驗(yàn)結(jié)果。
2020-04-14 10:11:33
1586 
介紹了一種用基于FPGA的DSP技術(shù)來(lái)設(shè)計(jì)電液伺服系統(tǒng)控制器的方法。該方法克服了傳統(tǒng)伺服控制器的一些不足, 可將許多復(fù)雜的實(shí)時(shí)控制算法硬件化實(shí)現(xiàn), 并根據(jù)控制效果的優(yōu)劣調(diào)整控制算法, 從而
2020-11-30 14:02:00
2192 
以FPGA為平臺(tái),設(shè)計(jì)了采用SPI接口的SD卡控制器。整體設(shè)計(jì)用Verilog HDL硬件描述語(yǔ)言實(shí)現(xiàn),同時(shí)采用數(shù)據(jù)緩存(First In First Out,F(xiàn)IFO)技術(shù)解決實(shí)際應(yīng)用中的時(shí)序
2020-12-22 17:07:18
2 在高速圖像采集中.需要對(duì)采集的大量數(shù)據(jù)進(jìn)行實(shí)時(shí)存儲(chǔ)。介紹了一種基于FPGA控制的高速圖像實(shí)時(shí)存儲(chǔ)系統(tǒng),該系統(tǒng)能在脫機(jī)方式下由FPGA直接控制IDE硬盤(pán),實(shí)現(xiàn)高速圖像的實(shí)時(shí)存儲(chǔ),并通過(guò)PCI接口對(duì)硬盤(pán)進(jìn)行事后訪問(wèn)。目前,采用單硬盤(pán)時(shí)的記錄速度可達(dá)到24 MB/s。
2021-01-22 14:29:00
9 ,DSP響應(yīng)中斷實(shí)現(xiàn)數(shù)據(jù)轉(zhuǎn)移和存儲(chǔ)。采用FPGA實(shí)現(xiàn)視頻信號(hào)數(shù)據(jù)采集,可提高系統(tǒng)性能,同時(shí)具有適應(yīng)性與靈活性強(qiáng),設(shè)計(jì)、調(diào)試方便等優(yōu)點(diǎn)。通過(guò)系統(tǒng)成像實(shí)驗(yàn),已獲得清晰的圖象。
2021-01-26 15:02:00
2 器的設(shè)計(jì)方法。結(jié)合實(shí)際系統(tǒng),設(shè)計(jì)給出了使用FPGA實(shí)現(xiàn) SDRAM控制器的硬件接口,在 Altera公司的主流FPGA芯片EPlC6Q240C8上,通過(guò)增加流水級(jí)數(shù)和將輸出觸發(fā)器布置在IO單元中,該控制器可達(dá)到185MHz的頻率。
2021-01-26 15:30:52
13 針對(duì)大功率直流電焊機(jī)的工藝結(jié)構(gòu)和工作特點(diǎn),分別對(duì)電焊機(jī)輸出電壓和電流進(jìn)行取樣,通過(guò) DSP進(jìn)行PI運(yùn)算,并由FPGA實(shí)現(xiàn)SCR的實(shí)時(shí)觸發(fā)。其實(shí)現(xiàn)方法是采用DSP處理器控制整個(gè)電焊機(jī)的性能和功能并與
2021-01-29 16:51:00
14 根據(jù)硬盤(pán)的工作原理,結(jié)合ATA標(biāo)準(zhǔn),在分析現(xiàn)有圖像記錄系統(tǒng)的基礎(chǔ)上,提出了一種由FPGA直接控制硬盤(pán)實(shí)現(xiàn)實(shí)時(shí)圖像無(wú)損記錄的存儲(chǔ)技術(shù)。該技術(shù)最大限度地保存了原始圖像信息,同時(shí)具有受計(jì)算機(jī)干預(yù)小、易于擴(kuò)展升級(jí)、性?xún)r(jià)比高等優(yōu)點(diǎn)。目前采用兩塊IDE硬盤(pán)時(shí)記錄速度達(dá)到30Mb/s。
2021-02-01 16:11:06
7 提出了一種全速度模型的異步電動(dòng)機(jī)直接轉(zhuǎn)矩控制系統(tǒng)的實(shí)現(xiàn)方案,設(shè)計(jì)了以數(shù)字信號(hào)處理器(DSP)為控制核心的直接轉(zhuǎn)矩控制系統(tǒng)的硬件和軟件,并給岀了實(shí)驗(yàn)結(jié)果。實(shí)驗(yàn)表明,該系統(tǒng)能在全速度范圍內(nèi)實(shí)現(xiàn)對(duì)定子磁鏈和轉(zhuǎn)矩的直接控制,具有很好的動(dòng)靜態(tài)性能。
2021-05-12 10:07:25
9 電子發(fā)燒友網(wǎng)站提供《基于DSP和FPGA的通用控制器設(shè)計(jì).pdf》資料免費(fèi)下載
2023-10-25 10:57:56
0 電子發(fā)燒友網(wǎng)站提供《基于FPGA的直接序列擴(kuò)頻和差錯(cuò)控制碼編碼系統(tǒng)的實(shí)現(xiàn).pdf》資料免費(fèi)下載
2023-11-06 15:57:52
0
評(píng)論