SDRAM全稱Synchronous Dynamic RAM，同步動態(tài)隨機存儲器。首先，它是RAM，即隨機存儲器的一種。用作與CPU的臨時數(shù)據(jù)交換，速度快，可以隨時隨地讀寫，掉電不保留參數(shù)。這里的隨時隨地是指它可以在任意時間指定任意地址進行訪問和讀寫操作。

然后，他是SDRAM，即同步的、動態(tài)RAM，動態(tài)是指結構致使其需要不斷的刷新才能保證存儲正常工作；同步是說其有一個同步時鐘，可是保持跟CPU的時鐘同步進行數(shù)據(jù)傳輸和接收。

目前，嵌入式系統(tǒng)更多的是采取支持雙邊沿傳輸?shù)?a target="_blank">DDR（Double Data Rate） SDRAM。之前的SDRAM是單端時鐘信號，在上升沿傳輸數(shù)據(jù)，而DDR的時鐘，可以做到上升沿和下降沿傳兩次數(shù)據(jù)，速度就整體的翻倍了，并且采用的是抗干擾能力強的差分輸出。

1.電壓、頻率介紹

我們都知道頻率越高，功耗就越大，所以越是頻率快的，相應的電壓就會越低，來讓功耗更加合理。而DDR采取了預讀取技術，讓頻率可以做到更高。DDR2采取了4bit預讀取，DDR3采取了8bit預讀取。因此他們的可以達到的頻率和電壓如下所示：

2.信號介紹

以DDR2為例。有如下信號：

CS、CLK P/N、CKE、CA(0:9）、DQ(0-31)、DQS P/N(0:3)、DM(0:3)、ZQ。還有電壓Vss、Vcc。

下邊一一介紹：

還有電源的就不贅述了，上邊已經提到過了。

3.布線說明

由于DDR是同步的存儲器，對數(shù)據(jù)的即時性要求很高，它還是執(zhí)行CPU命令，與CPU連通的重要器件。因此，布線方面要求極多。DDR1/2因為頻率稍低，跑在400mhz以下要求還少一些，就盡量做到線短、線齊就可以。（我敢這么說是因為曾經有一個項目，由于空間有限，CPU到DDR2的線走的是一塌糊涂，不堪入目，雖然平臺SI仿真通過了，心還是懸著。等板子回來調試發(fā)現(xiàn)果然沒有問題啊。。。）對于DDR3往上的產品，就老老實實好好走線吧。一般平臺都有明確的要求要如何走CPU到DDR之間的線。大多數(shù)平臺強烈建議這部分走線不要動，直接搬過去用就好了。如果要自己走，就會有嚴格的要求，要按照要求走，還要仿真通過（有的平臺甚至會因為你不照著做而不想給你仿真）。每個平臺都有自己的要求，一定要跟平臺明確好要怎么來布線。通常不外乎如下幾點：

1> 差分線成對、等長走，差分阻抗100ohm。

2> 分組走線、組與組之間要留有足夠間距，組內盡量等長。

3> 盡量少打孔，盡量少走短線。

4> 控制好誤差范圍。