chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于UVM SystemVerilog驗證IP庫的性能分析和介紹

西門子EDA ? 來源:djl ? 2019-10-12 09:25 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Mentor Graphics 公司近日宣布,推出首個完全原生的UVM SystemVerilog內(nèi)存驗證IP庫,該內(nèi)存驗證IP庫可用于所有常用內(nèi)存設(shè)備、配置和接口。目前, Mentor 驗證IP(Mentor VIP)可支持 60 多種常用外設(shè)接口和總線架構(gòu),此次庫中又新增了1600多種內(nèi)存模型。由此,Mentor成為首個向ASICFPGA SoC設(shè)計人員提供完整UVM SystemVerilog驗證IP庫的公司,該驗證IP庫可滿足各類外設(shè)接口、總線協(xié)議和內(nèi)存設(shè)備需求。該完整的驗證IP庫采用和行業(yè)一致的標(biāo)準(zhǔn)格式,可縮短工程師驗證運行所需時間,從而便于工程師將關(guān)注重點放在其設(shè)計中獨一無二而高價值的部分。

新推出的內(nèi)存庫支持包括尖端協(xié)議在內(nèi)的各種內(nèi)存模型,例如用于HyperRAM 和HyperFlash內(nèi)存設(shè)備的高帶寬、低管腳數(shù)目的HyperBus接口。此外,它還支持所有的動態(tài)RAM模型,包括DDR4、低功耗DDR4、混合存儲立方體以及HBM-2(高帶寬內(nèi)存),和新的JESD229-2 Wide I/O-2標(biāo)準(zhǔn)。它所涵蓋的閃存模型種類齊全,包括SDIO 4.1、SDCard 4.2、eMMC 5.1、ONFI 4.0、UFS以及串行、Toggle、NAND和NOR 閃存。

賽普拉斯半導(dǎo)體公司(Cypress Semiconductor)產(chǎn)品與產(chǎn)業(yè)生態(tài)系統(tǒng)營銷副總裁 Jackson Huang表示,“我們非常高興Mentor Graphics發(fā)布其全面的內(nèi)存驗證IP模型庫,特別是它支持新的HyperBus接口,我們開發(fā)HyperBus接口的目的在于達(dá)成不斷增長的產(chǎn)品性能目標(biāo),并在響應(yīng)時間更快的同時,兼具功能的全面性。”

驗證IP旨在通過為常見接口、協(xié)議和架構(gòu)提供可復(fù)用構(gòu)建模塊來幫助工程師減少構(gòu)建測試平臺所花費的時間。Mentor的內(nèi)存驗證IP模型庫所包含的內(nèi)存配置軟件允許客戶根據(jù)供應(yīng)商、協(xié)議和元件編號,即時生成快速、計時精確和經(jīng)過驗證的內(nèi)存模型。此外,Mentor獨有的“運行過程中可重新配置”架構(gòu)有助于工程師在無需重新編譯或重新開始軟件仿真的情況下,重新對資源進(jìn)行二次評估。

“ASIC和FPGA項目團(tuán)隊的大部分人員都已轉(zhuǎn)去研究標(biāo)準(zhǔn)UVM SystemVerilog驗證方法,但時至今日,仍沒能找到可支持原生UVM中總線協(xié)議、外設(shè)接口和內(nèi)存設(shè)備的通用VIP庫,” Mentor Graphics設(shè)計驗證技術(shù)部產(chǎn)品營銷經(jīng)理Mark Olen表示,“根據(jù)我們新推出的內(nèi)存VIP庫的最初使用情況來看,不難看出為什么驗證IP是功能驗證市場中增長最快速的子細(xì)分市場之一,據(jù)電子設(shè)計自動化聯(lián)盟統(tǒng)計,目前該子細(xì)分市場的年支出超過1.1億美元。”

Mentor VIP庫可向工程師提供標(biāo)準(zhǔn)UVM SystemVerilog元件,這些元件對所有支持的協(xié)議采用通用架構(gòu)。這有助于在同一個驗證團(tuán)隊內(nèi)快速部署多個協(xié)議。測試計劃、符合性測試、測試序列和協(xié)議覆蓋范圍都作為SV和XML源代碼包含在內(nèi),從而使復(fù)用、擴(kuò)展和調(diào)試變得簡單。Mentor VIP元件還包含一整套協(xié)議檢查、錯誤注入和調(diào)試功能。新推出的存儲器模型可應(yīng)用于所有行業(yè)標(biāo)準(zhǔn)仿真器。

Mentor VIP是Mentor企業(yè)驗證平臺(EVP)的核心技術(shù)。EVP通過將高級驗證技術(shù)融合在一個綜合性平臺中,提高了ASIC和FPGA的SoC功能驗證效率。Mentor EVP集成了Questa 高級驗證解決方案、Veloce 模擬平臺和Visualizer調(diào)試環(huán)境,是全球可訪問的、高性能的數(shù)據(jù)中心資源。Mentor EVP的全球資源管理功能可為全球的項目團(tuán)隊提供支持,最大限度地提高用戶生產(chǎn)率和驗證的總投資回報率。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    338

    文章

    30335

    瀏覽量

    261718
  • 自動化
    +關(guān)注

    關(guān)注

    30

    文章

    5918

    瀏覽量

    89817
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    國產(chǎn)高性能ONFI IP解決方案全解析

    1. 什么是ONFI IP?其在AI時代的作用是什么?ONFI (Open NAND Flash Interface) 是連接閃存控制器與NAND顆粒的關(guān)鍵高速接口協(xié)議。在AI和高性能計算(HPC
    發(fā)表于 01-13 16:15

    【產(chǎn)品介紹】Questa One Sim軟件

    仿真技術(shù),全面提升性能支持通用驗證方法學(xué)(UVM)、SystemVerilog、VHDL、SystemC及混合語言集成的可移植激勵標(biāo)準(zhǔn)(PSS)引擎LRM兼容的參
    的頭像 發(fā)表于 11-17 10:39 ?384次閱讀
    【產(chǎn)品<b class='flag-5'>介紹</b>】Questa One Sim軟件

    NMSIS神經(jīng)網(wǎng)絡(luò)使用介紹

    NMSIS NN 軟件是一組高效的神經(jīng)網(wǎng)絡(luò)內(nèi)核,旨在最大限度地提高 Nuclei N 處理器內(nèi)核上的神經(jīng)網(wǎng)絡(luò)的性能并最??大限度地減少其內(nèi)存占用。 該分為多個功能,每個功能涵蓋特定類別
    發(fā)表于 10-29 06:08

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計24: UVM 驗證包設(shè)計

    UVM 驗證包的主要功能是對 DUT 提供激勵, 仿真驗證對應(yīng)的功能, 并對測試結(jié)果進(jìn)行自動對比分析與統(tǒng)計。 驗證包包含一個NoPHAE_e
    的頭像 發(fā)表于 09-14 11:29 ?4656次閱讀
    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計24: <b class='flag-5'>UVM</b> <b class='flag-5'>驗證</b>包設(shè)計

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計24: UVM 驗證包設(shè)計

    UVM 驗證包設(shè)計結(jié)構(gòu)如圖 1 所示。 UVM 驗證包的主要功能是對 DUT 提供激勵, 仿真驗證對應(yīng)的功能, 并對測試結(jié)果進(jìn)行自動對比
    發(fā)表于 08-29 14:33

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計23:UVM驗證平臺

    子系統(tǒng)模型組成。UVM驗證包用于構(gòu)建測試用例、提供激勵、監(jiān)測接口、對比分析統(tǒng)計測試結(jié)果;DUT 為待測試對象即 NoP 邏輯加速引擎;AXI BRAM IP 用于模擬外部存儲,對接
    發(fā)表于 08-26 09:49

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計23:UVM驗證平臺

    抽象為 PCIeTLP 事務(wù),因此為了方便的在事務(wù)層構(gòu)建復(fù)雜的測試用例,項目基于 UVM 搭建驗證平臺進(jìn)行功能驗證。
    的頭像 發(fā)表于 08-25 18:53 ?2882次閱讀
    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計23:<b class='flag-5'>UVM</b><b class='flag-5'>驗證</b>平臺

    INTEWORK VBA | Ethernet總線分析、仿真及驗證一站式搞定

    測試驗證的全套解決方案,助力工程師高效應(yīng)對研發(fā)挑戰(zhàn)。新功能速覽01基于SOME/IP協(xié)議棧的Ethernet服務(wù)節(jié)點仿真功能面對SOME/IP服務(wù)化控制器仿真中復(fù)雜
    的頭像 發(fā)表于 08-05 16:24 ?657次閱讀
    INTEWORK VBA | Ethernet總線<b class='flag-5'>分析</b>、仿真及<b class='flag-5'>驗證</b>一站式搞定

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計25:UVM驗證平臺

    抽象為 PCIeTLP 事務(wù),因此為了方便的在事務(wù)層構(gòu)建復(fù)雜的測試用例,項目基于 UVM 搭建驗證平臺進(jìn)行功能驗證
    的頭像 發(fā)表于 08-04 16:52 ?709次閱讀
    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計25:<b class='flag-5'>UVM</b><b class='flag-5'>驗證</b>平臺

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計18:UVM驗證平臺

    子系統(tǒng)模型組成。UVM驗證包用于構(gòu)建測試用例、提供激勵、監(jiān)測接口、對比分析統(tǒng)計測試結(jié)果;DUT 為待測試對象即 NoP 邏輯加速引擎;AXI BRAM IP 用于模擬外部存儲,對接
    發(fā)表于 07-31 16:39

    如何用真水測試驗證防水透氣膜性能?關(guān)鍵步驟詳解

    防水透氣膜在建筑、電子等領(lǐng)域作用關(guān)鍵,能阻擋液態(tài)水且允許氣體通過。真水測試可準(zhǔn)確評估其性能,本文將介紹用真水測試驗證性能的方法。
    的頭像 發(fā)表于 07-25 11:43 ?491次閱讀
    如何用真水測試<b class='flag-5'>驗證</b>防水透氣膜<b class='flag-5'>性能</b>?關(guān)鍵步驟詳解

    如何評估協(xié)議分析儀的性能指標(biāo)?

    定義:支持通過插槽、端口擴(kuò)展提升性能的能力。 評估方法: 模塊化測試:驗證是否支持添加FPGA加速卡、100G網(wǎng)卡等硬件模塊。 集群測試:測試多臺分析儀通過負(fù)載均衡組成集群后的性能
    發(fā)表于 07-18 14:44

    NVMe IP over PCIe 4.0:擺脫XDMA,實現(xiàn)超高速!

    基于NVMe加速引擎,它直接放棄XDMA,改為深度結(jié)合PCIe,通過高速傳輸機(jī)制開發(fā)。同時利用UVM驗證平臺驗證,有效提升工作效率。
    的頭像 發(fā)表于 04-16 14:57 ?887次閱讀
    NVMe <b class='flag-5'>IP</b> over PCIe 4.0:擺脫XDMA,實現(xiàn)超高速!

    NVMe IP開發(fā)速成: 三個月不是夢

    作為NVMe IP開發(fā)者,在構(gòu)建IP時總是需要不斷修改,然后編譯上板測試,每一次編譯,少則20分鐘,多則兩三個小時,對IP的熱情總是在滿懷期待的希望等待中磨滅,NVMe IP開發(fā)工具作
    的頭像 發(fā)表于 04-14 19:52 ?960次閱讀
    NVMe <b class='flag-5'>IP</b>開發(fā)速成: 三個月不是夢

    HarmonyOS NEXT 原生應(yīng)用/元服務(wù)-性能分析基礎(chǔ)耗時分析Time分析

    保持一致,防止so起始地址不一致,影響解析正確性。 四、 查詢自定義打點信息 相較于異步調(diào)度,DevEco Profiler當(dāng)前基于采樣分析的Time任務(wù)更善于分析同步性能問題。如
    發(fā)表于 02-25 14:31