chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

SERDES PCB布局的設(shè)計怎樣規(guī)則的檢查

PCB線路板打樣 ? 來源:ct ? 2019-08-14 17:57 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

盡管以比并行接口快得多的速度運行,SERDES總線往往更容易實現(xiàn),因為需要克服一組特定的問題。只要SERDES接口的高級架構(gòu)是合理的,SERDES總線的成功實現(xiàn)就歸結(jié)為“實現(xiàn)細節(jié)”。這些細節(jié)通常必須通過手動檢查布線板進行驗證,但是自動檢測方法,通過使用設(shè)計規(guī)則檢查(DRC)促進了這一點,可以使審查SERDES總線的任務(wù)變得更加容易。以下是DRC有用的示例:
針對差分阻抗
SERDES總線采用差分走線布線,需要針對特定的差分阻抗。目標阻抗通常為100歐姆差分,但85和90歐姆差分的值也很常見。必須沿著路徑保持這種差分阻抗,以最小化反射并最大化接收器處眼圖中的開口。阻抗不連續(xù)性可以以過孔的形式出現(xiàn)(稍后將詳細介紹),芯片分支區(qū)域中的縮頸,用于保持長度匹配的調(diào)整循環(huán),或者目標跡線寬度和/或間距發(fā)生變化的任何位置。


如果目標走線寬度和/或間距發(fā)生變化,可能會出現(xiàn)芯片突破區(qū)域和調(diào)諧環(huán)路中的頸縮等阻抗不連續(xù)性。




聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • PCB打樣
    +關(guān)注

    關(guān)注

    17

    文章

    2977

    瀏覽量

    23124
  • 華強PCB
    +關(guān)注

    關(guān)注

    8

    文章

    1831

    瀏覽量

    29068
  • 華強pcb線路板打樣
    +關(guān)注

    關(guān)注

    5

    文章

    14629

    瀏覽量

    44297
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    技術(shù)資訊 I 在 Allegro PCB 中如何快速布局

    一鍵放置器件,遵循一定的設(shè)計規(guī)則,它會優(yōu)先把有電氣連接的元件往一塊兒湊,將老工程師的“只可意會不可言傳”的布局經(jīng)驗數(shù)字化、自動化。上期我們介紹了PCB中的扇出孔操作
    的頭像 發(fā)表于 09-26 23:31 ?1335次閱讀
    技術(shù)資訊 I 在 Allegro <b class='flag-5'>PCB</b> 中如何快速<b class='flag-5'>布局</b>

    Altair PollEx:PCB規(guī)則檢查及系統(tǒng)EMC仿真技術(shù)

    Altair PollEx:PCB規(guī)則檢查及系統(tǒng)EMC仿真技術(shù)
    的頭像 發(fā)表于 09-17 11:19 ?2412次閱讀
    Altair PollEx:<b class='flag-5'>PCB</b><b class='flag-5'>規(guī)則</b><b class='flag-5'>檢查</b>及系統(tǒng)EMC仿真技術(shù)

    深度解讀PCB設(shè)計布局準則

    無論您是在進行高速設(shè)計,還是正在設(shè)計一塊高速PCB,良好的電路板設(shè)計實踐都有助于確保您的設(shè)計能夠按預(yù)期工作并實現(xiàn)批量生產(chǎn)。在本指南中,我們匯總了適用于大多數(shù)現(xiàn)代電路板的一些基本PCB設(shè)計布局準則
    的頭像 發(fā)表于 09-01 14:24 ?5213次閱讀
    深度解讀<b class='flag-5'>PCB</b>設(shè)計<b class='flag-5'>布局</b>準則

    兩層顯示屏板的PCB設(shè)計原理圖資料

    PCB繪制的整個過程,包括以下步驟:1、原理圖的編譯與檢查;2、封裝完整性的檢查;3、原理圖導(dǎo)入到PCB中;4、板框結(jié)構(gòu)的導(dǎo)入與創(chuàng)建(倒角1mm,邊距標注,原點設(shè)置,邊緣設(shè)置禁布區(qū));
    發(fā)表于 07-29 16:16 ?0次下載

    技術(shù)資訊 I PCB 設(shè)計完成后進行哪些檢查可以有效避免功虧一簣?

    只有當PCB設(shè)計完整呈現(xiàn)了成功組裝所需的全部信息時,設(shè)計才算真正完成。即便電路板已完成布線,仍需進行檢查與復(fù)核,以確保PCB能夠正確組裝。針對PCB設(shè)計中無法通過設(shè)計
    的頭像 發(fā)表于 07-18 18:21 ?1452次閱讀
    技術(shù)資訊 I <b class='flag-5'>PCB</b> 設(shè)計完成后進行哪些<b class='flag-5'>檢查</b>可以有效避免功虧一簣?

    時源芯微 PCB 布線規(guī)則詳解

    PCB 布線規(guī)則詳解 走線方向控制規(guī)則 相鄰布線層的走線方向應(yīng)采用正交結(jié)構(gòu),避免不同信號線在相鄰層沿同一方向走線,以此降低不必要的層間串擾。若因 PCB 板結(jié)構(gòu)限制(例如部分背板)難以
    的頭像 發(fā)表于 05-20 16:28 ?585次閱讀

    Altium Designer中PCB設(shè)計規(guī)則設(shè)置

    在使用 Altium Designer 進行PCB設(shè)計時,除了電氣間距(Clearance)等基礎(chǔ)規(guī)則外, 導(dǎo)線寬度、阻焊層、內(nèi)電層連接、銅皮敷設(shè)等規(guī)則也同樣重要 。這些設(shè)置不僅影響布線效率,還決定了成品板的可制造性與可靠性。
    的頭像 發(fā)表于 04-17 13:54 ?6328次閱讀
    Altium Designer中<b class='flag-5'>PCB</b>設(shè)計<b class='flag-5'>規(guī)則</b>設(shè)置

    什么是SerDes?SerDes有哪些應(yīng)用?

    SerDes是一種功能塊,用于對高速芯片間通信中使用的數(shù)字化數(shù)據(jù)進行序列化和反序列化。用于高性能計算(HPC)、人工智能(AI)、汽車、移動和物聯(lián)網(wǎng)(IoT)應(yīng)用的現(xiàn)代片上系統(tǒng)(SoC)都實現(xiàn)了
    的頭像 發(fā)表于 03-27 16:18 ?3889次閱讀
    什么是<b class='flag-5'>SerDes</b>?<b class='flag-5'>SerDes</b>有哪些應(yīng)用?

    DC-DC 的 PCB布局設(shè)計小技巧

    的穩(wěn)定性和它的性能起著至關(guān)重要的影響,不恰當?shù)?b class='flag-5'>PCB布局,可能會導(dǎo)致一系列的問題,比如: 1,效率過低芯片過熱 2、驅(qū)動波形的不穩(wěn)定 3、EMI問題 4、輸出紋波過大超標 5、芯片不工作或者直接燒毀這些不
    發(fā)表于 03-11 10:48

    芯片設(shè)計中的設(shè)計規(guī)則檢查

    設(shè)計規(guī)則檢查(Design Rule Check,簡稱DRC)是芯片設(shè)計中的一個關(guān)鍵步驟,旨在確保電路設(shè)計的物理布局符合制造工藝的要求。可以把它類比為建筑設(shè)計中的檢查流程,確保建筑圖紙
    的頭像 發(fā)表于 03-04 14:58 ?1114次閱讀

    GeneSiC MOSFETs的PCB布局建議

    電子發(fā)燒友網(wǎng)站提供《GeneSiC MOSFETs的PCB布局建議.pdf》資料免費下載
    發(fā)表于 01-24 13:55 ?0次下載
    GeneSiC MOSFETs的<b class='flag-5'>PCB</b><b class='flag-5'>布局</b>建議

    104條關(guān)于PCB布局布線的小技巧

    在電子產(chǎn)品設(shè)計中,PCB布局布線是重要的一步,PCB布局布線的好壞將直接影響電路的性能。 現(xiàn)在,雖然有很多軟件可以實現(xiàn)PCB自動
    的頭像 發(fā)表于 01-07 09:21 ?1519次閱讀
    104條關(guān)于<b class='flag-5'>PCB</b><b class='flag-5'>布局</b>布線的小技巧

    pcb設(shè)計時注意事項

    、電磁兼容和熱設(shè)計的要求,對PCB板上的信號和地進行后期。 ? 對PCB進行電氣規(guī)則檢查,再適當修改和調(diào)整PCB電路。 ? 根據(jù)要求,在
    發(fā)表于 12-26 16:51

    和Dr Peter一起學(xué)KiCad 4.8:設(shè)計規(guī)則檢查(DRC)

    和Dr Peter一起學(xué)KiCad 4.8:設(shè)計規(guī)則檢查(DRC)
    的頭像 發(fā)表于 12-25 14:55 ?2560次閱讀
    和Dr Peter一起學(xué)KiCad 4.8:設(shè)計<b class='flag-5'>規(guī)則</b><b class='flag-5'>檢查</b>(DRC)

    PCB布線和布局電路設(shè)計規(guī)則

    常用的PCB設(shè)計規(guī)則
    發(fā)表于 11-09 14:10 ?119次下載