chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB設(shè)計中的反射噪聲怎樣消除

電磁兼容EMC ? 來源:ct ? 2019-08-20 14:29 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

每當我們在PCB上從一個數(shù)字集成電路向另一個發(fā)送信號時,我們就需要改變信號的狀態(tài)。這種狀態(tài)的變化和其伴隨的電磁場的變化可以描述為一種在電路中移動的波。波是一種將能量從一個位置通過導線的引導,傳遞到另一個位置的現(xiàn)象。

當導線的電位發(fā)生變化時,導線周圍的磁能會發(fā)生變化

當電磁波從一種介質(zhì)傳播到另一種介質(zhì)的邊界時,就會產(chǎn)生反射噪聲。當波與邊界相交時,一部分能量會作為信號傳輸,另一部分能量會被反射回來。

當波從一種介質(zhì)傳播到另一種介質(zhì)時,

并非所有能量都被傳輸,會有一部分能量被反射回其源頭

對于電氣工程師來說,通常會把這種邊界出現(xiàn)的介質(zhì)叫做電阻抗來,也就是說,邊界是阻抗發(fā)生變化的地方。

阻抗由電阻和電抗元件組成,電阻以熱的形式耗散電路的能量。電路中的可回收能量存在于電磁場中,電磁場滲透并包圍著導體、電感器電容器。

當電路中的阻抗發(fā)生變化時,就會發(fā)生一定程度的反射。反射波將返回到下一個邊界(阻抗變化的位置)并再次發(fā)生反射。

這幅一維波圖顯示了兩點之間反射的波脈沖,能量隨時間/距離衰減

該過程將無限期地持續(xù),直到能量被電路吸收或消散到環(huán)境中。

為什么反射噪聲是一個問題

對于信號線而已,你的驅(qū)動器接收器上都會有反射點。工程師的工作就是通過阻抗匹配來最小化反射信號的數(shù)量和最大化傳輸信號的數(shù)量。

如果上述情況不能實現(xiàn),額外積累的能量需要在淹沒一個有噪聲的信號之前消散。

如果反射脈沖的能量在下一個脈沖產(chǎn)生之前沒有消散,能量將積累并疊加。幸運的是,信號通過電阻元件時能量會衰減。所以一個簡單的串聯(lián)電阻是可以消除大部分噪聲的。

評估數(shù)字信號中的噪聲

傅立葉定理告訴我們,任何波或波脈沖都可以分解成一系列正弦波和/或余弦波。如果上升/下降的時間足夠短,一個脈沖就可以容納幾十個小振幅波。

在下圖中,可以看到無阻尼數(shù)字信號轉(zhuǎn)換邏輯狀態(tài)從低到高。

TI LightCrafter將邏輯狀態(tài)從低切換到高時

它捕捉到的無阻尼數(shù)字信號(黃色,通道1)

看下面的圖像,左邊的圖像顯示了一個復(fù)合波脈沖,它是通過原始波的振幅奇次諧波的連續(xù)疊加而產(chǎn)生的,我們可以將波形分解為一系列正弦波。

如果你真的設(shè)法制造駐波,那將會制造出巨大的噪聲源,可以壓倒附近的任何信號線。

這幅圖顯示,在特定波長上反射的波(橙色)可以與反射波(藍色)結(jié)合,形成高振幅駐波(綠色)。這種現(xiàn)象會發(fā)生在1/2波長的奇數(shù)整數(shù)倍處,波長是軌跡長度的兩倍。

如何降低反射噪聲

在設(shè)計中,有幾種方法可以用來調(diào)整反射噪聲。下面是一些你可以使用的技術(shù)的概述:

一、保持恒定阻抗

你應(yīng)該考慮的第一件事是如何盡可能保持跟蹤的恒定阻抗。請記住:阻抗變化時會發(fā)生反射。

計算記錄道的阻抗

為了保持恒定的阻抗,你需要能夠計算跡線的阻抗。你的PCB程序應(yīng)該允許你這樣做,但也有在線工具可用。一旦你確定了你的軌跡和空間寬度,就沿著你的路線保持住。

跨記錄道一致性

為保持差分對或單端走線的恒定阻抗,必須保持恒定的走線寬度,恒定間距以及與所有其他導線的恒定間隔。如果使用隨機跡線在阻抗控制對上進行路由,則將更改阻抗并創(chuàng)建反射點。

在阻抗變化的地方使用阻抗匹配電路

當你必須改變阻抗(例如從線性放大器天線)時,使用阻抗匹配電路(用史密斯圖表、在線工具等計算)。

二、減少反射點

你還可以首考慮如何減少反射點的出現(xiàn)。

在板的邊緣觀察你的通孔

通孔可能是高速電路設(shè)計者的一個問題。如果通孔延伸到信號軌跡以外的未使用層,電路的阻抗會突然改變。在電路板邊緣的轉(zhuǎn)換處,當記錄道離開VIA(~50-150Ω)進入空氣(~377Ω)時,會出現(xiàn)阻抗不匹配。這會在該位置創(chuàng)建一個反射點,從而嚴重降低信號。

向后鉆你的通孔

解決方案是讓你的PCB制造商“反鉆”你的通孔,以從未使用的外層板上移除通孔,反鉆通孔顯著改善了邏輯轉(zhuǎn)換。

Sanmina Sci背面鉆孔過孔的圖像

三、減輕現(xiàn)有反射噪聲

使用阻尼電阻

另一項重要技術(shù)是在所有驅(qū)動信號源附近串聯(lián)使用阻尼電阻,并可以快速上升/下降。這通常被稱為緩沖電阻器。

發(fā)生的任何信號反射都將通過電阻快速衰減。這些電阻通常小于100Ω,靠近驅(qū)動信號源(例如,時鐘源、GPIO等)。

一般的想法是創(chuàng)建一個阻尼電路,在這個電路中,信號上升到適當?shù)倪壿嬰娖揭淮危瑳]有過度的波動。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4418

    文章

    23979

    瀏覽量

    426393
  • 電磁波
    +關(guān)注

    關(guān)注

    21

    文章

    1506

    瀏覽量

    55919

原文標題:如何消除PCB設(shè)計中的反射噪聲[20190428]

文章出處:【微信號:EMC_EMI,微信公眾號:電磁兼容EMC】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    EMC PCB設(shè)計總結(jié)

    EMC PCB設(shè)計總結(jié)
    發(fā)表于 03-23 14:52 ?13次下載

    PCB設(shè)計時需要知道的16個概念分享

    工程師們在設(shè)計PCB時,需要知道以下概念,才能在高頻電路板設(shè)計更加得心應(yīng)手~ 1.電磁干擾(EMI)和電磁兼容性(EMC) (Electromagnetic Interference),有
    發(fā)表于 01-08 06:18

    功放PCB電路板設(shè)計:從噪聲抑制到音質(zhì)優(yōu)化

    本文詳細闡述功放PCB設(shè)計的核心要點,涵蓋布局分區(qū)、接地系統(tǒng)優(yōu)化、電源路徑與退耦設(shè)計以及熱管理策略,為打造低噪聲、高保真音頻電路提供實用設(shè)計指南。
    的頭像 發(fā)表于 12-25 14:16 ?769次閱讀

    淺談晶振在PCB設(shè)計的要點

    在電路設(shè)計,系統(tǒng)晶振時鐘頻率很高,干擾諧波出來的能量也強,諧波除了會從輸入與輸出兩條線導出來外,也會從空間輻射出來,這也導致在PCB設(shè)計對晶振的布局要求嚴格,如果出錯會很容易造成很強的雜散輻射問題,并且很難通過其他方法來解決
    的頭像 發(fā)表于 12-18 17:28 ?993次閱讀
    淺談晶振在<b class='flag-5'>PCB設(shè)計</b><b class='flag-5'>中</b>的要點

    PCB設(shè)計 | AI如何顛覆PCB設(shè)計?從手動布線到智能自動化的30年演進

    BarryOlney任澳大利亞In-CircuitDesignPtyLtd(iCD)公司執(zhí)行董事。該公司深耕PCB設(shè)計服務(wù)領(lǐng)域,專門研究電路板級仿真技術(shù)。其開發(fā)的iCDDesignIntegrity
    的頭像 發(fā)表于 11-27 18:30 ?5258次閱讀
    <b class='flag-5'>PCB設(shè)計</b> | AI如何顛覆<b class='flag-5'>PCB設(shè)計</b>?從手動布線到智能自動化的30年演進

    PCB設(shè)計與打樣的6大核心區(qū)別,看完少走3個月彎路!

    )是電子產(chǎn)品開發(fā)兩個緊密相關(guān)但目的和流程不同的環(huán)節(jié),主要區(qū)別體現(xiàn)在目標、流程、側(cè)重點、成本與時間等方面,具體如下: ? PCB設(shè)計和打樣之間的區(qū)別 1. 目標不同 PCB設(shè)計: 核心目標是將電路
    的頭像 發(fā)表于 11-26 09:17 ?774次閱讀
    <b class='flag-5'>PCB設(shè)計</b>與打樣的6大核心區(qū)別,看完少走3個月彎路!

    從入門到精通:PCB設(shè)計必須遵守的5大核心原則

    一站式PCBA加工廠家今天為大家講講PCB設(shè)計需要遵守的原則有哪些?PCB設(shè)計必須遵守的原則。在PCB設(shè)計,為確保電路性能、可靠性和可制造性,需嚴格遵守以下核心原則: ?
    的頭像 發(fā)表于 11-13 09:21 ?1258次閱讀

    PCB設(shè)計單點接地與多點接地的區(qū)別與設(shè)計要點

    一站式PCBA加工廠家今天為大家講講PCB設(shè)計的單點接地與多點接地有什么區(qū)別?單點接地與多點接地區(qū)別與設(shè)計要點。在PCB設(shè)計,接地系統(tǒng)的設(shè)計是影響電路性能的關(guān)鍵因素之一。單點接地和
    的頭像 發(fā)表于 10-10 09:10 ?2797次閱讀
    <b class='flag-5'>PCB設(shè)計</b><b class='flag-5'>中</b>單點接地與多點接地的區(qū)別與設(shè)計要點

    深度解讀PCB設(shè)計布局準則

    無論您是在進行高速設(shè)計,還是正在設(shè)計一塊高速PCB,良好的電路板設(shè)計實踐都有助于確保您的設(shè)計能夠按預(yù)期工作并實現(xiàn)批量生產(chǎn)。在本指南中,我們匯總了適用于大多數(shù)現(xiàn)代電路板的一些基本PCB設(shè)計布局準則
    的頭像 發(fā)表于 09-01 14:24 ?7763次閱讀
    深度解讀<b class='flag-5'>PCB設(shè)計</b>布局準則

    上海圖元軟件國產(chǎn)高端PCB設(shè)計解決方案

    在當今快速發(fā)展的電子行業(yè),高效、精確的PCB(印刷電路板)設(shè)計工具是確保產(chǎn)品競爭力的關(guān)鍵。為滿足市場對高性能、多功能PCB設(shè)計工具的需求,上海圖元軟件推薦一款專為專業(yè)人士打造的國產(chǎn)高端PCB
    的頭像 發(fā)表于 08-08 11:12 ?4547次閱讀
    上海圖元軟件國產(chǎn)高端<b class='flag-5'>PCB設(shè)計</b>解決方案

    PCB設(shè)計與工藝規(guī)范

    作為一名PCB Layout工程師,印制電路板(PCB)設(shè)計是吃飯的本事。不僅要兢兢業(yè)業(yè)“拉線”,而且要有“全局意識”,清楚整個流程是怎么樣的。通常來說,電路板的設(shè)計主要包含前期準備、PCB設(shè)計
    的頭像 發(fā)表于 08-04 17:22 ?1642次閱讀
    <b class='flag-5'>PCB設(shè)計</b>與工藝規(guī)范

    PCB設(shè)計過孔為什么要錯開焊盤位置?

    PCB設(shè)計,過孔(Via)錯開焊盤位置(即避免過孔直接放置在焊盤上)是出于電氣性能、工藝可靠性及信號完整性的綜合考量,具體原因如下: 1. 防止焊料流失,確保焊接質(zhì)量 焊盤作用 :焊盤是元件引腳
    的頭像 發(fā)表于 07-08 15:16 ?1346次閱讀

    PCB設(shè)計,輕松歸檔,效率倍增!

    ,類似的工作重要且繁瑣,占據(jù)大量的工作時間。如何才能有效解決這種繁瑣的文件管理?我們的xL-BST工具PCB設(shè)計一鍵歸檔”功能可以完美解決這一問題,能夠幫助工程師
    的頭像 發(fā)表于 05-26 16:17 ?929次閱讀
    <b class='flag-5'>PCB設(shè)計</b>,輕松歸檔,效率倍增!

    開關(guān)電源的PCB設(shè)計

    PCB設(shè)計的一般步驟。 1、開關(guān)電源 PCB 的設(shè)計流程 每個開關(guān)電源通常都包含三個交流回路:電源開關(guān)交流回路、輸入整流回路、輸出整流回路。這些交流回路電流諧波成分很高,其頻率遠大于開關(guān)頻率,峰值幅度很高
    發(fā)表于 05-21 16:00

    原理圖和PCB設(shè)計的常見錯誤

    在電子設(shè)計領(lǐng)域,原理圖和PCB設(shè)計是產(chǎn)品開發(fā)的基石,但設(shè)計過程難免遇到各種問題,若不及時排查可能影響電路板的性能及可靠性,本文將列出原理圖和PCB設(shè)計的常見錯誤,整理成一份實用的速
    的頭像 發(fā)表于 05-15 14:34 ?1445次閱讀