chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

正確的時(shí)序

亞德諾半導(dǎo)體 ? 2019-10-15 17:29 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Frederik Dostal

ADI公司

許多模擬電路需要一種時(shí)鐘信號(hào),或者要求能在一定時(shí)間后執(zhí)行某項(xiàng)任務(wù)。對(duì)于這樣的應(yīng)用,有各種各樣適用的解決方案。對(duì)于簡(jiǎn)單的時(shí)序任務(wù),可以使用標(biāo)準(zhǔn)的555電路。使用555電路和適當(dāng)?shù)耐獠拷M件,可以執(zhí)行許多不同的任務(wù)。

然而,使用相當(dāng)廣泛的555定時(shí)器有一個(gè)缺點(diǎn),就是設(shè)置不太精確。555定時(shí)器通過(guò)給外部電容充電和檢測(cè)電壓閾值來(lái)工作。這種電路很容易制作,但它的精度很大程度上取決于其電容的實(shí)際值。

晶體振蕩器適用于精度要求較高的應(yīng)用。它們的精度可能很高,但它們有一個(gè)缺點(diǎn):可靠性。參與電氣設(shè)備維修的人都知道,故障通常是由大型電解電容引起的。晶體振蕩器是引起故障的第二大原因。

第三種測(cè)量時(shí)間長(zhǎng)度或生成時(shí)鐘信號(hào)的方法是使用一個(gè)簡(jiǎn)單的小型微控制器。當(dāng)然,可供選擇的器件數(shù)量繁多,且可以選擇各自不同的優(yōu)化方法。但是,這些器件需要編程,用戶需要掌握一定的知識(shí)才能使用它;此外,由于其采用數(shù)字設(shè)計(jì),在關(guān)鍵應(yīng)用中使用時(shí),必須非常小心謹(jǐn)慎。例如,如果微控制器發(fā)生故障,整個(gè)系統(tǒng)會(huì)出現(xiàn)問(wèn)題。

除了這三種基本的時(shí)鐘產(chǎn)生構(gòu)建塊之外,還有其他不太為人所知的替代方案。ADI公司提供的TimerBlox模塊就是這樣一種替代方案。它們是基于硅的時(shí)序模塊,與微控制器不同,它們?cè)谶\(yùn)行中是完全模擬的,可以通過(guò)電阻進(jìn)行調(diào)整。所以,它不需要軟件編程,功能也非??煽?。圖1對(duì)不同的TimerBlox模塊進(jìn)行了概述,且介紹了它們各自的基本功能。使用這些基本構(gòu)建模塊可以生成無(wú)數(shù)其他功能。

image.png

1.用于生成各種時(shí)序功能的TimerBlox電路。

與廣泛使用的555定時(shí)器電路相比,TimerBlox電路不依賴外部電容充電。所有的設(shè)置都在電阻中完成,因此其功能更精確。精度可達(dá)到1%2%。晶體振蕩器的精度更高,約為100倍,但隨之而來(lái)的是各種缺點(diǎn)。

image.png

2.采用LTC6993 TimerBlox集成電路的包絡(luò)檢波器。

時(shí)序模塊的應(yīng)用非常多樣化。ADI公司已經(jīng)發(fā)布了許多示例電路。圖2顯示了一個(gè)包絡(luò)檢波器。幾個(gè)快速脈沖結(jié)合在一起形成一個(gè)較長(zhǎng)的脈沖。LTC6993-2的外部組件對(duì)于這個(gè)應(yīng)用來(lái)說(shuō)是最少的。電路中的電容只是一個(gè)支持電源電壓的備用電容,對(duì)定時(shí)模塊的精度沒(méi)有影響。

其他有趣的應(yīng)用還包括用于電源的多個(gè)開(kāi)關(guān)穩(wěn)壓器的相移同步,或?qū)U(kuò)頻調(diào)制添加到具有同步輸入的開(kāi)關(guān)穩(wěn)壓器IC中。另一個(gè)典型的應(yīng)用是部署指定的延遲,也就是定時(shí)器為特定的電路段提供延遲開(kāi)啟功能。

有許多不同的技術(shù)解決方案用于生成時(shí)鐘信號(hào)和執(zhí)行各種基于時(shí)間的任務(wù)。每種方案各有其優(yōu)缺點(diǎn)。例如TimerBlox模塊這樣的硅振蕩器,就因?yàn)槭褂每勺冸娮璐骐娙?,所以具備易于使用、精度高、可靠性高等特點(diǎn)。

作者簡(jiǎn)介

Frederik Dostal曾就讀于德國(guó)埃爾蘭根-紐倫堡大學(xué)微電子學(xué)專(zhuān)業(yè)。他于2001年開(kāi)始工作,涉足電源管理業(yè)務(wù),曾擔(dān)任多種應(yīng)用工程師職位,并在亞利桑那州鳳凰城工作了四年,負(fù)責(zé)開(kāi)關(guān)模式電源。Frederik2009年加入ADI公司,擔(dān)任歐洲分公司的電源管理技術(shù)專(zhuān)家。聯(lián)系方式:frederik.dostal@analog.com。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    工業(yè)現(xiàn)場(chǎng)的CCLink模塊總線協(xié)議通訊:網(wǎng)關(guān)模塊的應(yīng)用價(jià)值

    ? 關(guān)于CC-Link CC-Link,即配置時(shí)鐘(Configuration Clock),是FPGA配置過(guò)程中的關(guān)鍵信號(hào)。 它主要用于同步配置數(shù)據(jù)的傳輸,確保數(shù)據(jù)在正確時(shí)序下被FPGA接收并存
    的頭像 發(fā)表于 07-17 11:39 ?393次閱讀
    工業(yè)現(xiàn)場(chǎng)的CCLink模塊總線協(xié)議通訊:網(wǎng)關(guān)模塊的應(yīng)用價(jià)值

    歐/美標(biāo)直流充電樁控制時(shí)序講解

    直流充電樁控制時(shí)序
    的頭像 發(fā)表于 06-30 09:22 ?796次閱讀
    歐/美標(biāo)直流充電樁控制<b class='flag-5'>時(shí)序</b>講解

    西門(mén)子再收購(gòu)EDA公司 西門(mén)子宣布收購(gòu)Excellicon公司 時(shí)序約束工具開(kāi)發(fā)商

    精彩看點(diǎn) 此次收購(gòu)將幫助系統(tǒng)級(jí)芯片 (SoC) 設(shè)計(jì)人員通過(guò)經(jīng)市場(chǎng)檢驗(yàn)的時(shí)序約束管理能力來(lái)加速設(shè)計(jì),并提高功能約束和結(jié)構(gòu)約束的正確性 ? 西門(mén)子宣布 收購(gòu) Excellicon 公司 ,將該公司用于
    的頭像 發(fā)表于 05-20 19:04 ?1076次閱讀
    西門(mén)子再收購(gòu)EDA公司  西門(mén)子宣布收購(gòu)Excellicon公司  <b class='flag-5'>時(shí)序</b>約束工具開(kāi)發(fā)商

    FPGA時(shí)序約束之設(shè)置時(shí)鐘組

    Vivado中時(shí)序分析工具默認(rèn)會(huì)分析設(shè)計(jì)中所有時(shí)鐘相關(guān)的時(shí)序路徑,除非時(shí)序約束中設(shè)置了時(shí)鐘組或false路徑。使用set_clock_groups命令可以使時(shí)序分析工具不分析時(shí)鐘組中時(shí)
    的頭像 發(fā)表于 04-23 09:50 ?816次閱讀
    FPGA<b class='flag-5'>時(shí)序</b>約束之設(shè)置時(shí)鐘組

    一文詳解Vivado時(shí)序約束

    Vivado的時(shí)序約束是保存在xdc文件中,添加或創(chuàng)建設(shè)計(jì)的工程源文件后,需要?jiǎng)?chuàng)建xdc文件設(shè)置時(shí)序約束。時(shí)序約束文件可以直接創(chuàng)建或添加已存在的約束文件,創(chuàng)建約束文件有兩種方式:Constraints Wizard和Edit T
    的頭像 發(fā)表于 03-24 09:44 ?4113次閱讀
    一文詳解Vivado<b class='flag-5'>時(shí)序</b>約束

    在linux使用HUMMINGGBIRD Debugger Kit V2連接目標(biāo)板上e203提示出錯(cuò)是怎么回事?

    ’t do that when your target is `exec’ “monitor” command not supported by this target 找不到目標(biāo)板上的器件,底層跟蹤如下各管腳時(shí)序如下: 請(qǐng)問(wèn)一下大神們,正確
    發(fā)表于 03-07 16:32

    集成電路設(shè)計(jì)中靜態(tài)時(shí)序分析介紹

    本文介紹了集成電路設(shè)計(jì)中靜態(tài)時(shí)序分析(Static Timing Analysis,STA)的基本原理、概念和作用,并分析了其優(yōu)勢(shì)和局限性。 ? 靜態(tài)時(shí)序分析(Static Timing
    的頭像 發(fā)表于 02-19 09:46 ?1024次閱讀

    使用DAC8728時(shí),為什么一直不能得到正確的電壓輸出?

    ,比如輸入0x2000,輸出電壓就已經(jīng)達(dá)到最大值了,而實(shí)際上16位的DAC應(yīng)該可以輸入到0xFFFF,是什么導(dǎo)致這樣的現(xiàn)象發(fā)生呢。我的USB,RSTEL信號(hào)選擇任何一種組合,都不能按公式計(jì)算輸出一個(gè)正確的電壓值。 有可能是時(shí)序正確
    發(fā)表于 02-17 06:56

    DAC8728和DSP28335的XINTF接口時(shí)序不匹配怎么解決?

    DAC8728輸出不了結(jié)果,不知道哪里出現(xiàn)了問(wèn)題?DSP28335的XINTF0配置該如何配置?DAC8728的電路設(shè)計(jì)應(yīng)該沒(méi)有問(wèn)題,因?yàn)槲矣肎PIO口模擬時(shí)序來(lái)寫(xiě)DAC8728,能輸出正確的結(jié)果,但那樣耗時(shí)間。。。我估計(jì)還是時(shí)序
    發(fā)表于 01-10 06:07

    如何正確測(cè)試電源的紋波

    如何正確測(cè)試電源的紋波
    發(fā)表于 01-02 14:45 ?37次下載

    LM98640到底按照什么時(shí)序采集才能正確實(shí)現(xiàn)串轉(zhuǎn)并?

    自制FPGA數(shù)據(jù)采集板,通過(guò)txtfrm和txtclk采集輸出LVDS數(shù)據(jù),怎么有錯(cuò),因?yàn)檩敵鰰r(shí)鐘是個(gè)假320MHz(INCLK=40MHz),每個(gè)點(diǎn)只有7個(gè)時(shí)鐘,差一個(gè),到底按照什么時(shí)序采集才能正確實(shí)現(xiàn)串轉(zhuǎn)并?
    發(fā)表于 12-25 07:38

    求助,關(guān)于dac8563中SYNC_N和LDAC時(shí)序問(wèn)題求解

    能情況下寫(xiě)命令,使LDAC_N pin不使能 (4)LDAC_N pin不使能,則SYNC_N時(shí)序需考慮 不知道這理解是否正確?
    發(fā)表于 12-20 06:19

    ADS129x無(wú)法與設(shè)備正確通信的原因?

    ADS129x設(shè)備SPI通信問(wèn)題調(diào)試步驟 如果MCU無(wú)法與設(shè)備正確通信,請(qǐng)先參閱數(shù)據(jù)表的Programming和SPI部分,以查看通信協(xié)議、上電和通信時(shí)序規(guī)范以及引腳連接。閱讀數(shù)據(jù)表后,請(qǐng)按照以下
    發(fā)表于 11-28 06:28

    ADS8861時(shí)鐘配置,監(jiān)測(cè)SCLK和DOUT波形,發(fā)現(xiàn)存在SCLK和DOUT同時(shí)動(dòng)作的情況,該波形或者時(shí)序是否正確

    你好, ADS8861時(shí)鐘配置問(wèn)題,請(qǐng)幫忙看看,謝謝! 問(wèn)題描述: 監(jiān)測(cè)SCLK和DOUT波形,發(fā)現(xiàn)存在SCLK和DOUT同時(shí)動(dòng)作的情況,該波形或者時(shí)序是否正確? 若波形正確的,那么此時(shí)的高低電平是怎么判定的? 采樣周期時(shí)間
    發(fā)表于 11-19 07:14

    TAS5518c將0xD9寄存器改為0x48,沒(méi)有波形輸出是怎么回事?

    對(duì)TAS5518c芯片通過(guò)I2S寫(xiě)入了正確時(shí)序,發(fā)送數(shù)據(jù)為24位,48k采樣率(和默認(rèn)設(shè)置一致),目前對(duì)寄存器的配置是僅將0xD9寄存器改為0x48(取消主音量靜音),沒(méi)有波形輸出,讀取錯(cuò)誤狀態(tài)
    發(fā)表于 10-16 07:56