chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

業(yè)界再一次出現(xiàn)對晶圓級處理器的商業(yè)嘗試

M8kW_icbank ? 來源:半導體行業(yè)觀察 ? 2019-12-10 14:34 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

日前,在斯坦福大學舉行的IEEE Hot Chips研討會上,創(chuàng)業(yè)公司Cerebras推出了有史以來最大的芯片。按照他們的說法,這個大致是硅晶片尺寸的系統(tǒng)旨在將AI訓練時間從幾個月縮短到幾分鐘。

這是自二十世紀八十年代Trilogy Systems任務失敗以來,業(yè)界再一次出現(xiàn)對晶圓級處理器的商業(yè)嘗試。

下面,我們來談一下有關這個芯片,你必須知道的六點::

數據

作為有史以來最大的芯片,Cerebras的Wafer Scale Engine(WSE)自然帶有一堆最高級的。這是當中的一部分:

尺寸:46,225平方毫米。這大約是一張信紙大小的紙張的75%,但卻是最大GPU的56倍。

晶體管:1.2萬億。Nvidia的GV100 Volta僅為21億。

處理器核心:400,000。而GV100只有5,660。

內存:18千兆字節(jié)的片上SRAM,大約是GV100的3000倍。

內存帶寬:每秒9 PB。據Cerebras稱,這是我們最喜歡的GPU的10,000倍。

你為什么需要這個怪物?

Cerebras在其白皮書中提出了一個非常好的案例,為什么這么大的芯片有意義。

基本上,該公司認為,訓練深度學習系統(tǒng)和其他人工智能系統(tǒng)的需求已經失控。該公司表示,訓練將出現(xiàn)一種新模式——創(chuàng)建一個這樣的系統(tǒng),那就是一旦經過訓練,就可以識別人或贏得Go游戲。但這在過去需要花費數周或數月的時間,并耗費數十萬美元的計算時間。這個成本意味著實驗的空間很小,這會扼殺新的想法和創(chuàng)新。

這家公司的答案是,全世界需要更多,更便宜的訓練計算資源。而訓練也需要幾分鐘而不是幾個月,為此,您需要更多內核,更多靠近這些內核的內存,以及內核之間的低延遲,高帶寬連接。

這些目標將對AI行業(yè)中的每個人造成影響。但是Cerebras也承認,這個想法推向了它的邏輯極端。一塊大芯片為處理器內核和需要依賴它的內存提供了更多的硅片面積。只有當數據永遠不必離開芯片上的短而密集的互連時,才能實現(xiàn)高帶寬,低延遲的連接。因此這也是他們打造這樣一個大芯片的原因。

在這400,000個內核中有什么?

根據該公司的說法,WSE的內核專門用于人工智能,但仍然具有可編程性,那就意味著該芯片并不會僅僅被限定在AI當中。這就是他們所謂的稀疏線性代數(Sparse Linear Algebra:SLA)核心。這些處理單元專門用于“人工智能”工作的“張量”操作,但它們還包括一項減少工作的功能,特別是對于深度學習網絡。據該公司稱,深度學習訓練集中所有數據的50%至98%為zero。因此,非零數據“Sparse ”。

SLA核心通過簡單地不將任何東西乘以零來減少工作量。內核具有內置的數據流元素,可以根據數據觸發(fā)計算操作,因此當數據遇到零時,不會浪費時間。

他們是怎么做到的?

Cerebras龐大的單芯片背后的基本理念已經存在了幾十年,但它也是不切實際的。

早在20世紀80年代,并行計算的先驅 Gene Amdahl就制定了加速大型機計算的計劃——硅片大小的處理器。換句話說,就是將大部分數據保留在處理器本身而不是將其通過電路板推送到存儲器和其他芯片。這樣的計算將更快且更節(jié)能。

借助從風險投資家手上拿到的2.3億美金,Amdahl創(chuàng)立了Trilogy Systems,并實現(xiàn)了他的愿望。但我們不得不承認,“晶圓級整合”的第一次商業(yè)嘗試是一場災難,據當時報道,它成功地將動詞“to crater”引入金融新聞詞典。

最基本的問題是芯片越大,良率越差。從邏輯上講,這應該意味著晶圓級芯片將無利可圖,因為您的產品總會存在缺陷。Cerebras的解決方案是添加一定量的冗余。據EE Times稱,Swarm通信網絡具有冗余鏈路,讓產品工作時可以繞過受損核心。據透露,當中大約有1%的核心是備用的。

Cerebras還必須解決一些關鍵的制造限制問題。例如,芯片工具設計用于將其特征定義圖案投射到相對較小的矩形上,并在晶圓上完美地反復進行。由于在晶片上的不同位置鑄造不同圖案的成本和難度,僅此一點就會使許多系統(tǒng)不能構建在單個晶片上。

但WSE就像一個典型的晶圓,完全由相同的芯片組成,就像你通常制造的一樣。最大的不同之處在于他們與臺積電合作開發(fā)了一種方法,用于在芯片之間的空間建立連接,這個區(qū)域稱為scribe lines。而這個空間通常留空,因為芯片沿著那些線切割。

根據Tech Crunch的說法,Cerebras還必須發(fā)明一種方法,為芯片提供15千瓦的電源和冷卻系統(tǒng),并創(chuàng)造新的連接器,以便在加熱時處理它擴展的方式。

這是制作晶圓級計算機的唯一方法嗎?

當然不是。例如,加利福尼亞大學洛杉磯分校和 Illinois Urbana-Champaign的團隊正在研究一種類似的系統(tǒng),該系統(tǒng)也構建了裸處理器并進行了測試,并將它們安裝在已經圖案化所需的密集互連網絡的硅片上。這種稱為硅互連結構的概念允許這些小芯片緊密相連(相隔100微米),這就使得芯片間通信接近單個芯片的特性。

“這是我們一直在進行驗證的研究”,伊利諾伊大學的 Rakesh Kumar說。

Kumar認為硅互連結構方法與Cerebras的單片晶圓級方案相比具有一些優(yōu)勢。首先,它允許設計師混合和匹配技術,并為每個技術使用最佳制造工藝。單片方法意味著為最關鍵的子系統(tǒng)邏輯選擇最佳的制程,并將其用于存儲器和其他原件,即使不適合它們。

Kumar建議,在這種方法中,Cerebras可以限制它可以放在處理器上的內存量?!八麄冊诰A上有18千兆位的SRAM。也許這對今天的某些型號來說已經足夠了,但明天和后天的型號呢?“

什么時候出來?

據“財富”雜志報道,Cerebras9月份將會向客戶發(fā)貨首批系統(tǒng)。據EE Times稱,部分系統(tǒng)已經收到原型。該公司計劃在11月的超級計算大會上公布完整系統(tǒng)的結果。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 處理器
    +關注

    關注

    68

    文章

    20213

    瀏覽量

    249903
  • 芯片
    +關注

    關注

    463

    文章

    53866

    瀏覽量

    463159
  • 晶體管
    +關注

    關注

    78

    文章

    10382

    瀏覽量

    147156

原文標題:對于這顆有史以來最大的芯片,這六點你需要知道!

文章出處:【微信號:icbank,微信公眾號:icbank】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    封裝良率提升方案:DW185半導體級低黏度助焊劑

    封裝的隱藏痛點:助焊劑選擇決定焊接質量在封裝與先進互連工藝中,焊點問題往往并不
    的頭像 發(fā)表于 01-10 10:01 ?115次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b>封裝良率提升方案:DW185半導體級低黏度<b class='flag-5'>晶</b><b class='flag-5'>圓</b>助焊劑

    扇出型封裝技術的概念和應用

    扇出型封裝(FOWLP)的概念最早由德國英飛凌提出,自2016 年以來,業(yè)界直致力于FOWLP 技術的發(fā)展。
    的頭像 發(fā)表于 01-04 14:40 ?1443次閱讀
    扇出型<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b>封裝技術的概念和應用

    納米制造多層衍射光學處理器可實現(xiàn)單向可見光成像

    用于單向可見光成像的多層衍射光學處理器納米制造。 加州大學洛杉磯分校薩繆利工程學院的研究人員與博通公司光學系統(tǒng)部門合作,報告了種寬
    的頭像 發(fā)表于 12-02 07:38 ?149次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b>納米制造多層衍射光學<b class='flag-5'>處理器</b>可實現(xiàn)單向可見光成像

    半導體行業(yè)轉移清洗為什么需要特氟龍夾和花籃?

    在半導體芯片的精密制造流程中,片薄薄的硅片成長為百億晶體管的載體,需要經歷數百道工序。在半導體芯片的微米制造流程中,
    的頭像 發(fā)表于 11-18 15:22 ?289次閱讀
    半導體行業(yè)<b class='flag-5'>晶</b><b class='flag-5'>圓</b>轉移清洗為什么需要特氟龍<b class='flag-5'>晶</b><b class='flag-5'>圓</b>夾和花籃?

    MOSFET的直接漏極設計

    本文主要講述什么是芯粒封裝中的分立式功率器件。 分立式功率器件作為電源管理系統(tǒng)的核心單元,涵蓋二極管、MOSFET、IGBT等關鍵產品,在個人計算機、服務等終端設備功率密度需求
    的頭像 發(fā)表于 09-05 09:45 ?3171次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b>MOSFET的直接漏極設計

    簡單認識MEMS電鍍技術

    MEMS電鍍是種在微機電系統(tǒng)制造過程中,整個硅表面通過電化學方法選擇性沉積金屬微結構
    的頭像 發(fā)表于 09-01 16:07 ?2151次閱讀
    簡單認識MEMS<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b>電鍍技術

    什么是扇出封裝技術

    扇出封裝(FO-WLP)通過環(huán)氧樹脂模塑料(EMC)擴展芯片有效面積,突破了扇入型封裝的I/O密度限制,但其技術復雜度呈指數增長。
    的頭像 發(fā)表于 06-05 16:25 ?2301次閱讀
    什么是<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b>扇出封裝技術

    減薄對后續(xù)劃切的影響

    完成后,才會進入封裝環(huán)節(jié)進行減薄處理為什么要減薄封裝階段對
    的頭像 發(fā)表于 05-16 16:58 ?1184次閱讀
    減薄對后續(xù)<b class='flag-5'>晶</b><b class='flag-5'>圓</b>劃切的影響

    扇出型封裝技術的工藝流程

    上 。這種創(chuàng)新的封裝方式自蘋果A10處理器采用后,在節(jié)約主板表面面積方面成效顯著。根據線路和焊腳與芯片尺寸的關系,WLP分為Fanin WLP(線路和焊腳限定在芯片尺寸以內)和Fanout WLP(可擴展至芯片尺寸之外,甚至實現(xiàn)芯片疊層) 。
    的頭像 發(fā)表于 05-14 11:08 ?2557次閱讀
    扇出型<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b>封裝技術的工藝流程

    封裝工藝中的封裝技術

    我們看下個先進封裝的關鍵概念——封裝(Wafer Level Package,WLP)。
    的頭像 發(fā)表于 05-14 10:32 ?1627次閱讀
    封裝工藝中的<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b>封裝技術

    封裝技術的概念和優(yōu)劣勢

    封裝(WLP),也稱為封裝,是種直接在
    的頭像 發(fā)表于 05-08 15:09 ?2270次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b>封裝技術的概念和優(yōu)劣勢

    制備工藝與清洗工藝介紹

    制備是材料科學、熱力學與精密控制的綜合體現(xiàn),每環(huán)節(jié)均凝聚著工程技術的極致追求。而清洗本質是半導體工業(yè)與污染物持續(xù)博弈的縮影,每
    的頭像 發(fā)表于 05-07 15:12 ?2263次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>制備工藝與清洗工藝介紹

    一次消諧裝置與二消諧裝置區(qū)別、一次消諧與二消諧的區(qū)別

    繞組,處理低電壓信號。 功能側重:一次消諧通過非線性電阻抑制鐵磁諧振,限制中性點位移電壓;二消諧通過檢測諧振信號并觸發(fā)晶閘管短路阻尼
    的頭像 發(fā)表于 05-07 09:58 ?3847次閱讀
    <b class='flag-5'>一次</b>消諧裝置與二<b class='flag-5'>次</b>消諧裝置區(qū)別、<b class='flag-5'>一次</b>消諧<b class='flag-5'>器</b>與二<b class='flag-5'>次</b>消諧<b class='flag-5'>器</b>的區(qū)別

    簽約頂級封裝廠,普萊信巨量轉移技術掀起封裝和板封裝的技術革命

    經過半年的測試,普萊信智能和某頂級封裝廠就其巨量轉移式板封裝設備(FOPLP)設備XBonder Pro達成戰(zhàn)略合作協(xié)議,這將是巨量轉移技術在IC封裝領域第一次規(guī)?;膽?,將掀起
    的頭像 發(fā)表于 03-04 11:28 ?1232次閱讀
    簽約頂級封裝廠,普萊信巨量轉移技術掀起<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b>封裝和板<b class='flag-5'>級</b>封裝的技術革命

    深入探索:封裝Bump工藝的關鍵點

    隨著半導體技術的飛速發(fā)展,封裝(WLP)作為先進封裝技術的重要組成部分,正逐漸成為集成電路封裝的主流趨勢。在
    的頭像 發(fā)表于 03-04 10:52 ?5299次閱讀
    深入探索:<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b>封裝Bump工藝的關鍵點