華為麒麟1020加入5nm工藝制程，其性能將提升50%
據(jù)消息，目前臺(tái)積電正在積極備戰(zhàn)5nm，華為已經(jīng)在考慮將5nm工藝用在其下一代旗艦芯片——麒麟1020上，預(yù)計(jì)明年第三季度上市。
報(bào)道中稱，華為麒麟1020將采用ARM Cortex-A78架構(gòu)，得益于5nm工藝，麒麟1020每平方毫米可容納1.713億個(gè)晶體管，其性能較麒麟990提升50%，而高通驍龍865較前代驍龍855性能只提升了25%。
此外，蘋(píng)果A14處理器和麒麟1020處理器將是首批使用5nm工藝的旗艦芯片，而高通系的5nm芯片則要到2021年才能量產(chǎn)。
責(zé)任編輯：gt
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
臺(tái)積電
+關(guān)注
關(guān)注
44文章
5780瀏覽量
173775 -
華為
+關(guān)注
關(guān)注
217文章
35606瀏覽量
259628 -
晶體管
+關(guān)注
關(guān)注
78文章
10101瀏覽量
145040
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
【「AI芯片：科技探索與AGI愿景」閱讀體驗(yàn)】+工藝創(chuàng)新將繼續(xù)維持著摩爾神話
個(gè)先例，其變化形式如圖6所示。
晶背供電技術(shù)已被證明，它可以很好地解決5nm以下芯片的電源完整性問(wèn)題，同樣也證明
它是優(yōu)化特定版圖設(shè)計(jì)任務(wù)的用力工具。
圖6 功能性晶
隨著工藝創(chuàng)新的層出不窮，相信摩爾神話還能持續(xù)，AI芯片也將為
發(fā)表于 09-06 10:37
麒麟9020芯片！重磅官宣！
時(shí)隔四年重現(xiàn)華為發(fā)布會(huì)。 ? 華為Mate XTs 非凡大師搭載麒麟9020芯片，運(yùn)行華為自研的HarmonyOS 5，軟硬芯云協(xié)同，系統(tǒng)級(jí)
從Ascend 910D看芯粒創(chuàng)新，半導(dǎo)體行業(yè)將迎重大變局
電子發(fā)燒友網(wǎng)報(bào)道（文/黃山明） 隨著芯片制程工藝向更先進(jìn)節(jié)點(diǎn)推進(jìn)，如從7nm邁向5nm，再到3nm，物理層面的技術(shù)瓶頸愈發(fā)凸顯，這使得行業(yè)在
快手上線鴻蒙應(yīng)用高性能解決方案：數(shù)據(jù)反序列化性能提升90%
近日，快手在Gitee平臺(tái)上線了鴻蒙應(yīng)用性能優(yōu)化解決方案“QuickTransformer”，該方案針對(duì)鴻蒙應(yīng)用開(kāi)發(fā)中廣泛使用的三方庫(kù)“class-transformer”進(jìn)行了深度優(yōu)化，有效提升
發(fā)表于 05-15 10:01
Cadence UCIe IP在Samsung Foundry的5nm汽車(chē)工藝上實(shí)現(xiàn)流片成功
我們很高興能在此宣布，Cadence 基于 UCIe 標(biāo)準(zhǔn)封裝 IP 已在 Samsung Foundry 的 5nm 汽車(chē)工藝上實(shí)現(xiàn)首次流片成功。這一里程碑彰顯了我們持續(xù)提供高性能車(chē)規(guī)級(jí) IP 解決方案?的承諾，可滿足新一代汽
臺(tái)積電2nm制程良率已超60%
，較三個(gè)月前技術(shù)驗(yàn)證階段實(shí)現(xiàn)顯著提升（此前驗(yàn)證階段的良率已經(jīng)可以到60%），預(yù)計(jì)年內(nèi)即可達(dá)成量產(chǎn)準(zhǔn)備。 值得關(guān)注的是，蘋(píng)果作為臺(tái)積電戰(zhàn)略合作伙伴，或?qū)⒙氏炔捎眠@一尖端制程。盡管廣發(fā)證券分析師Jeff Pu曾預(yù)測(cè)iPhone 18系列搭載的A20處理器仍將延續(xù)3
蘋(píng)果M5芯片量產(chǎn)，采用臺(tái)積電N3P制程工藝
工藝——N3P。與前代工藝相比，N3P在性能上實(shí)現(xiàn)了約5%的提升，同時(shí)在功耗方面降低了5%至10
三星重啟1b nm DRAM設(shè)計(jì)，應(yīng)對(duì)良率與性能挑戰(zhàn)
nm DRAM。 這一新版DRAM工藝項(xiàng)目被命名為D1B-P，其重點(diǎn)將放在提升能效和散熱性能上。這一命名邏輯與三星此前推出的第六代V-NA
消息稱臺(tái)積電3nm、5nm和CoWoS工藝漲價(jià)，即日起效！
）計(jì)劃從2025年1月起對(duì)3nm、5nm先進(jìn)制程和CoWoS封裝工藝進(jìn)行價(jià)格調(diào)整。 先進(jìn)制程2025年喊漲，最高漲幅20% 其中，對(duì)3
臺(tái)積電2025年起調(diào)整工藝定價(jià)策略
近日，據(jù)臺(tái)灣媒體報(bào)道，隨著AI領(lǐng)域?qū)ο冗M(jìn)制程與封裝產(chǎn)能的需求日益旺盛，臺(tái)積電計(jì)劃從2025年1月起，針對(duì)其3nm、5nm以及先進(jìn)的CoWoS封裝工藝
2025年半導(dǎo)體行業(yè)競(jìng)爭(zhēng)白熱化：2nm制程工藝成焦點(diǎn)
份額。 在這場(chǎng)競(jìng)爭(zhēng)中，臺(tái)積電無(wú)疑占據(jù)了領(lǐng)先地位。其2nm生產(chǎn)計(jì)劃已經(jīng)吸引了眾多客戶的關(guān)注，除了蘋(píng)果這一大客戶外，臺(tái)積電還成功獲得了大量廠商的密集計(jì)算芯片(HPC)及AI芯片訂單。這一系列訂單的涌入，使得臺(tái)積電在2nm
臺(tái)積電2納米制程技術(shù)細(xì)節(jié)公布：性能功耗雙提升
在近日于舊金山舉行的IEEE國(guó)際電子器件會(huì)議(IEDM)上，全球領(lǐng)先的晶圓代工企業(yè)臺(tái)積電揭曉了其備受期待的2納米(N2)制程技術(shù)的詳細(xì)規(guī)格。 據(jù)臺(tái)積電介紹，相較于前代制程技術(shù)，N2制程
臺(tái)積電分享 2nm 工藝深入細(xì)節(jié)：功耗降低 35% 或性能提升15%!
來(lái)源：IEEE 臺(tái)積電在本月早些時(shí)候于IEEE國(guó)際電子器件會(huì)議（IEDM）上公布了其N2（2nm級(jí)）制程的更多細(xì)節(jié)。該新一代工藝節(jié)點(diǎn)承諾實(shí)現(xiàn)24%至35%的功耗降低或15%的
臺(tái)積電產(chǎn)能爆棚：3nm與5nm工藝供不應(yīng)求
臺(tái)積電近期成為了高性能芯片代工領(lǐng)域的明星企業(yè)，其產(chǎn)能被各大科技巨頭瘋搶。據(jù)最新消息，臺(tái)積電的3nm和5nm工藝產(chǎn)能利用率均達(dá)到了極高水平，其
最新SOC芯片技術(shù)發(fā)展
制程技術(shù)的進(jìn)步 制程技術(shù)是SOC芯片發(fā)展的核心。隨著制程技術(shù)的進(jìn)步，芯片上的晶體管數(shù)量不斷增加，性能也隨之提升。
工商網(wǎng)監(jiān)
評(píng)論