臺積電5nm EUV工藝6月實現(xiàn)量產(chǎn)，華為下一代旗艦處理器性能提升50%
臺積電將會在今年年中開始進行5nm EUV工藝的量產(chǎn)，屆時臺積電的主要5nm工藝客戶有蘋果和華為兩家。根據(jù)MyDrivers報道，華為的下一代旗艦處理器可能命名為麒麟1020，有5nm EUV工藝加持后性能會比麒麟990 5G SoC提升50%！
據(jù)悉，麒麟990 5G采用7nm EUV工藝，雖然仍是7nm工藝，但是新的EUV（極紫外）封裝工藝讓芯片能夠容納更多的晶體管，從而使得性能得到提升。MyDrivers稱，采用5nm EUV工藝的麒麟1020芯片的晶體管數(shù)量將比麒麟990多出80%。
雖然有很多人認為“摩爾定律”即將失效，因為他們認為工藝很難再往上提升。但是臺積電和三星都在努力往這方面研究，克服1-2nm工藝的無理限制。從目前來看采用更先進的封裝技術同樣也能提升晶體管的數(shù)量，但是三星和臺積電已經(jīng)定制了2022-2023年3nm工藝的制作路線。
如果計劃順利臺積電會在年中量產(chǎn)5nm EUV技術，而每年都會在下半年發(fā)布新旗艦的蘋果和華為就有可能用上5nm芯片，讓我們靜靜期待吧。
責任編輯：gt
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
臺積電
+關注
關注
44文章
5787瀏覽量
174776 -
華為
+關注
關注
218文章
35800瀏覽量
260731 -
蘋果
+關注
關注
61文章
24586瀏覽量
207448
發(fā)布評論請先 登錄
相關推薦
熱點推薦
【「AI芯片：科技探索與AGI愿景」閱讀體驗】+半導體芯片產(chǎn)業(yè)的前沿技術
%。至少將GAA納米片提升幾個工藝節(jié)點。
2、晶背供電技術
3、EUV光刻機與其他競爭技術
光刻技術是制造3nm、5nm等
發(fā)表于 09-15 14:50
下一代高速芯片晶體管解制造問題解決了！
，10埃）開始一直使用到A7代。
從這些外壁叉片晶體管的量產(chǎn)中獲得的知識可能有助于下一代互補場效應晶體管（CFET）的生產(chǎn)。
目前，領先的芯片制造商——英特爾、
發(fā)表于 06-20 10:40
全球芯片產(chǎn)業(yè)進入2納米競爭階段：臺積電率先實現(xiàn)量產(chǎn)!
隨著科技的不斷進步，全球芯片產(chǎn)業(yè)正在進入一個全新的競爭階段，2納米制程技術的研發(fā)和量產(chǎn)成為了各大芯片制造商的主要目標。近期，臺積電、三星、英
臺積電2nm制程良率已超60%
，較三個月前技術驗證階段實現(xiàn)顯著提升（此前驗證階段的良率已經(jīng)可以到60%），預計年內(nèi)即可達成量產(chǎn)準備。 值得關注的是，蘋果作為臺積
蘋果M5芯片量產(chǎn)，采用臺積電N3P制程工藝
工藝——N3P。與前代工藝相比，N3P在性能上實現(xiàn)了約5%的提升，同時在功耗方面降低了
臺積電4nm芯片量產(chǎn)
率和質(zhì)量可媲美臺灣產(chǎn)區(qū)。 此外；臺積電還將在亞利桑那州二廠生產(chǎn)領先全球的2納米制程技術，預計生產(chǎn)時間是2028年。 臺積
消息稱臺積電3nm、5nm和CoWoS工藝漲價，即日起效！
）計劃從2025年1月起對3nm、5nm先進制程和CoWoS封裝工藝進行價格調(diào)整。 先進制程2025年喊漲，最高漲幅20% 其中，對3nm、
臺積電2025年起調(diào)整工藝定價策略
近日，據(jù)臺灣媒體報道，隨著AI領域?qū)ο冗M制程與封裝產(chǎn)能的需求日益旺盛，臺積電計劃從2025年1月起，針對其3nm、
臺積電熊本工廠正式量產(chǎn)
了重要一步。據(jù)悉，該工廠將生產(chǎn)日本國內(nèi)最先進的12-28納米制程邏輯芯片，供應給索尼等客戶。這一制程技術在當前半導體市場中具有廣泛的應用前景，對于提升日本半導體產(chǎn)業(yè)的競爭力具有重要意義。 臺
下一代FOPLP基板，三星續(xù)用塑料，臺積青睞玻璃
近期Digitimes報道指出，在下一代扇出型面板級封裝（FOPLP）解決方案所使用的材料方面，三星和臺積電走上了一條明顯的分歧之路。 據(jù)《
臺積電2nm工藝將量產(chǎn)，蘋果iPhone成首批受益者
近日，據(jù)媒體報道，半導體領域的制程競爭正在愈演愈烈，臺積電計劃在明年大規(guī)模量產(chǎn)2nm工藝制程。這
AMD EPYC嵌入式9004和8004系列處理器介紹
AMD EPYC 嵌入式 9004 和 8004 系列處理器利用“Zen 4”與“Zen 4c”核心架構（采用 TSMC 5nm 工藝技術實現(xiàn)）的性
臺積電分享 2nm 工藝深入細節(jié)：功耗降低 35% 或性能提升15%!
來源：IEEE 臺積電在本月早些時候于IEEE國際電子器件會議（IEDM）上公布了其N2（2nm級）制程的更多細節(jié)。該新一代工藝節(jié)點承諾
工商網(wǎng)監(jiān)
評論