PCB是硬件產(chǎn)品非常關(guān)鍵的重要載體和支撐，在整個硬件開發(fā)中是至關(guān)重要的，而高速設(shè)計最主要的起源就是傳輸線理論，所以講高速設(shè)計我們必須從PCB設(shè)計的角度去展開。

對于PCB設(shè)計可以這樣理解，集成電路和芯片的集成度越來越高，系統(tǒng)也變得越來越小，硬件的設(shè)計也就趨于簡單，更多的設(shè)計會嵌入到芯片、軟件之中。所以硬件開發(fā)過程中的很多重點都是在PCB的實現(xiàn)和整個工程設(shè)計上面。

PCB設(shè)計又有一些射頻、熱的問題，包括高速、SI/PI的問題等等，這些問題在某種程度上我們可以總結(jié)成工程實現(xiàn)的問題，要把硬件做好，工程設(shè)計至關(guān)重要。

而高速設(shè)計為什么越來越重要呢？

因為速度變得越來越快了，越來越多的數(shù)據(jù)的傳輸、處理需要更高的帶寬，更高的速度。我們也可以這么理解：是Big Data驅(qū)動高速接口協(xié)議演變加快?，F(xiàn)在56G傳輸已經(jīng)商用化了，112G的傳輸協(xié)議也即將完善。

提到中國高速設(shè)計不得不提一下華為，因為華為是中國最早開始從事專業(yè)高速設(shè)計的公司，華為高速互連設(shè)計的歷史就是中國高速設(shè)計應(yīng)用的起源。我95年加入華為，98年開始進行高速設(shè)計技術(shù)研究，當(dāng)時主要以單板仿真為主。

那時的華為做了一個新的傳輸項目——662M，現(xiàn)在看來不值一提，但是在當(dāng)時是沒有人敢拍板這個下一代的傳輸產(chǎn)品到底做不做，基于華為在之前有一定的高速仿真分析和積累，我建議由互聯(lián)部牽頭成立一個項目組，當(dāng)時代號叫“1011”，然后華為的每個產(chǎn)品線出幾個工程師和代表參與我們的項目組，所以這也是一個跨團隊的項目組，包括傳輸、無線、交換等等部門。

通過前期的有效工作，我們最終攻克了“1011”項目的各種難題，為什么當(dāng)初很難，現(xiàn)在看起來簡單了呢？

因為最開始首先面臨連接器的問題，從高速電路的設(shè)計上來講可供選擇的芯片不多，都是進口的，唯一能做的就是無源設(shè)計這一塊，一個是PCB，一個是連接器。

在無緣這一塊，當(dāng)時的連接器也不像現(xiàn)在這么高速、專業(yè)、有好的保護措施等等。當(dāng)時完全是針腳式、陣列式的。所以這個時候連接器的選擇非常關(guān)鍵。

經(jīng)過嚴(yán)格的挑選，從阻抗、控制等參數(shù)考慮，我們選擇了Ampleon，然后就要考慮電信號、如何有效分配等問題。

那么電地管腳又如何有效分配呢？如果我們做的很飽和，把每一對差分對都包上地、針腳。這個板就需要很多連接器，會做的很大，像這種方案肯定會被否定的。這時候就面臨選購和連接器適應(yīng)的信號地。

另外一個很關(guān)鍵的就是PCB。在原來，我們還沒有阻抗控制的說法，通過和友商、生產(chǎn)線的通力合作才最終克服各種難題。

終于在1999年，622M高速背板才最終設(shè)計成功。

“1011”項目成功后，華為才建立了專門的高速背板項目組，啟動了華為的高速實驗室建設(shè)，并在2000年正式成立了SI研究部，正式把高速仿真設(shè)計嵌入到華為的硬件開發(fā)流程里。

后來在連接器的基礎(chǔ)上，華為又開始了封裝的選型與管腳優(yōu)化。

當(dāng)時海思的前身叫ASIC(超大規(guī)模集成電路)設(shè)計部門，那時候他們做封裝是比較隨便的，有時過度設(shè)計就選大封裝，后來通過高速設(shè)計的有效控制，一是降低了芯片的成本，二也保證了芯片的性能。

所以要講中國高速設(shè)計歷程，還是離不開華為的。

在高速設(shè)計發(fā)展的過程中，我們也與外界做了很多交流，比如當(dāng)時的江南計算技術(shù)研究所做超算非常厲害。那時候他們也沒有高速仿真，而是采用工程設(shè)計規(guī)范，因為是國家項目，所以可以不計成本，他們在前期進了大量充分的測試和實驗，然后制定非常嚴(yán)格的設(shè)計規(guī)范化標(biāo)準(zhǔn)，最后才開始整機的設(shè)計和制造。

但是我們做商業(yè)化產(chǎn)品不可以這樣，因為成本太高，周期太長。幸運的是當(dāng)時與江南計算技術(shù)研究所的合作給華為提供了許多支持。

后來隨著不斷發(fā)展， 我認(rèn)為華為現(xiàn)在已經(jīng)是國內(nèi)最先進的高速設(shè)計公司了。像19年華為有一個十大發(fā)明，其中排名第二的技術(shù)叫全光交叉的互聯(lián)系統(tǒng)，速度高達1PB，等于1000個TB?？梢娺@項技術(shù)的厲害，當(dāng)然這個技術(shù)的成功離不開華為在高速設(shè)計上的積累。

再跟大家分享一個學(xué)習(xí)和進步的途徑。

最早我們做單板仿真用IBIS模型居多，隨著國內(nèi)在高速仿真上的一些積累和應(yīng)用，慢慢對高速需求越來越多。

于是在各方的努力下，IBIS峰會于2005年進入中國。會議的目的主要是對IBIS和互連模型技術(shù)進行研討，歡迎所有的IBIS和互連建模技術(shù)人員以及EDA廠商和電子電路設(shè)計人員參加。大家有機會的話都可以去參加，華為也進入了IBIS的委員會，相信會對國內(nèi)高速設(shè)計發(fā)展起到很大幫助作用。

再跟大家分享一下高速設(shè)計應(yīng)用的關(guān)鍵點。

首先是人才的問題，我們的人才需要具備哪些能力。

1、首先要具備電磁場傳輸線理論基礎(chǔ)，否則無法理解高速設(shè)計中的一些理念；

2、要理解各種高速標(biāo)準(zhǔn)協(xié)議；

3、理解硬件系統(tǒng)/芯片產(chǎn)品體系架構(gòu)；

4、理解PCB/封裝/芯片設(shè)計與工藝，否則制定的規(guī)則是無法落地的；

5、具備EDA工具的應(yīng)用能力。

所以說培養(yǎng)一個戰(zhàn)略性高素質(zhì)人才是比較困難的，當(dāng)時我們開始做高速設(shè)計的時候也面臨很多困難，好的知識和書籍比較少，國內(nèi)沒有譯本，只有美國有。

于是我們就去了美國，當(dāng)時也沒有信用卡，就拿著100美金的大鈔去買一書——《HIGH-SPEED DIGITAL DESIGN》，等了三個小時才給我們把零錢找開。

后來這本書回到了華為，蓋上了華為常用書的圖章，并掃成了PDF，逐漸流傳到國內(nèi)各大網(wǎng)站和論壇中，很多早期從事高速設(shè)計的工程師應(yīng)該都見過，上面有華為的印章。

再看一下仿真與測試驗證這兩個應(yīng)用的關(guān)鍵點。

首先要明確一點，仿真不可能與真實的結(jié)果一抹一樣，所以仿真的精度夠用就好，能滿足我們的設(shè)計要求就可以，不要無限追求精度，要記住我們仿真的目的是什么。

另外，仿真與測試要驗證，要閉環(huán)。通過不斷的仿真測試、循環(huán)閉環(huán)來發(fā)現(xiàn)我們設(shè)計的問題和缺陷，提高我們的水平，測試、驗證是非常關(guān)鍵的因素。

同時，在高速設(shè)計中，測試也是建模的重要手段，精通測試也可以成為專業(yè)人才。然而做高速測試并不簡單，須知高速實驗室的費用非常昂貴，比如一個67G的示波器就要兩三百萬，隨便搭一些配套設(shè)備就要上千萬。

所以，建立專業(yè)的高速實驗室很有必要，可以為一些用不起建模平臺的公司使用。像國家已經(jīng)投了很多錢，在各個大城市建立ICBase，統(tǒng)一采購EDA公司的工具等等提供給小公司使用和開發(fā)，因為小公司肯定無法負(fù)擔(dān)EDA工具和芯片工具的費用。

面對中美貿(mào)易戰(zhàn)的不斷加劇，我們還是很有必要去整合一些社會化的資源，去協(xié)同發(fā)展，才能避免被卡脖子。如果每個人都單打獨斗肯定是PK不過美國科技企業(yè)且發(fā)展會很慢。

比如電巢科技就投資了一個上千萬的開放實驗室，這點非常好，希望國家政府和有能力的企業(yè)也將類似資源社會化。

以上主要是講高速設(shè)計應(yīng)用角度來講的。接下來再跟大家分享一下關(guān)于高速軟件開發(fā)的一些看法。

中國目前EDA的大環(huán)境是怎樣的？

目前國內(nèi)有1500人的EDA軟件開發(fā)工程師，主要在外企。而本土EDA公司和研究單位工作的工程師只有300人左右。有一部分原因是因為國內(nèi)高校以前沒有EDA專業(yè)，但是隨著中美貿(mào)易戰(zhàn)程度的加深，國家已經(jīng)開始在四所試點高校設(shè)EDA專業(yè)。目前為止，我們還是比較缺乏人才的。

另外EDA也是一個高投入的行業(yè)，像全球大的EDA開發(fā)公司，研發(fā)投入占銷售額的40%以上，如Synopsys在2018近一年的研發(fā)投入約為10.8億美元，Cadence在2018年的研發(fā)投入約為8.7億美元。反觀中國，本土最大的EDA龍頭企業(yè)華大九天，過去十年間所投研發(fā)資金也只有幾個億，差距實在太大。

還有一個因素，EDA市場和消費電子等市場是不一樣的，全球EDA市場基本很穩(wěn)定，每年都是100億美金，年復(fù)合增長率在6-8%。

其次缺乏好的生態(tài)環(huán)境，應(yīng)該把好的一些硬件方法進行總結(jié)歸納，來提高我們的效率，解決我們?nèi)找鎻?fù)雜的設(shè)計要求，如果沒有EDA設(shè)計的芯片客戶、公司，又怎么能知道針對下一代EDA的開發(fā)需求呢。

同時也缺乏與先進設(shè)計應(yīng)用/工藝相結(jié)合，PCB還好一點，在芯片領(lǐng)域的差距很大，目前國內(nèi)最先進的就是中芯國際的4nm技術(shù)，臺積電的7nm工藝華為目前也有了，但是今年臺積電準(zhǔn)備上5nm工藝的項目了，我們目前可能還沒有規(guī)劃，差了幾代工藝。

還有一個盜版問題，因為EDA的投入大，產(chǎn)出長，如果客戶買copy版的會很便宜，但是EDA公司沒錢賺，他又怎么能走上一個良性循環(huán)發(fā)展的軌道上呢？

很久以前就有很多人問我，說你能不能牽頭做一個EDA、PCB設(shè)計的公司啊。我說可以啊，但是中國目前沒有這個環(huán)境，這么大的資金投入進去，因為盜版可能正版都沒人用，我怎么養(yǎng)活這幫人呢？

不幸中的萬幸是，中美貿(mào)易戰(zhàn)讓盜版問題出現(xiàn)了轉(zhuǎn)機。已經(jīng)不是我們想不想做的問題了，而是不做就死。

比如說現(xiàn)在所有EDA工藝都是被美國控制的，把對中國業(yè)務(wù)停掉以后，中國企業(yè)說那我不做EDA設(shè)計了，我也不做新產(chǎn)品開發(fā)了。這樣的企業(yè)能活過一年，撐過兩年，但是遲早要死的，因為你不會有新的東西出來。

中美貿(mào)易戰(zhàn)也讓EDA突然火了起來，很多人嚷著要做EDA。但是真正要做一個成功的商業(yè)化EDA，必須有政府大力支持，國家意志介入。包括現(xiàn)在一流的EDA公司，如Cadence在當(dāng)時的美國復(fù)興計劃中的到了一千八百萬美金的財政支持，更重要的是要有核心團隊的堅持。

不要想著在這個行業(yè)里掙快錢，打個比方，我要做一個EDA規(guī)劃方案，要想使其商業(yè)化成功，這個規(guī)劃我可能要做十年時間！3-5年，可能只能出一個比較好的框架，有基本功能的東西。

再看看Cadence僅在layout上的工程師就要一百多人，平均每人就算只要十萬美金的年薪，養(yǎng)一個這樣的團隊得花多少錢？

回到中國高速設(shè)計仿真的話題上來。

2002年我正式加入Cadence的研發(fā)團隊，后來負(fù)責(zé)Cadence全球的PCB封裝高速仿真軟件開發(fā)。我比較驕傲的一點是，當(dāng)時我們上海本土團隊成功獨立開發(fā)了PIR等一系列好產(chǎn)品，同時也做一些面向未來的技術(shù)研究。

后來2004年，Sigrity也在上海建立研發(fā)團隊。

而本土仿真軟件的開發(fā)主要是兩家。

一家是Xpeedic（芯和半導(dǎo)體科技），他們主要提供一些連接建模、參數(shù)、通道分析等等產(chǎn)品和服務(wù)。

另外一家是無錫飛譜電子，主要側(cè)重電磁場仿真技術(shù)。

所以在仿真領(lǐng)域，國內(nèi)企業(yè)還是有一定基礎(chǔ)的。

下面再跟大家講一下高速設(shè)計仿真分析軟件開發(fā)的關(guān)鍵點。

在高速設(shè)計仿真分析軟件的開發(fā)中，最重要的是電磁場解析器。不論是Sigrity，還是芯和、飛譜電子，他們的起源就是有獨特的電磁場解析技術(shù)。

常用的電磁場仿真技術(shù)有很多，如時域有限差分法（FDTD）、有限元法（FEM）、有限積分技術(shù)（FIT）等等。除了這些技術(shù)，還有一個很重要的是Mesh，因為我們要對目標(biāo)對象進行分解，規(guī)則均勻的部分我們畫大一點，越不規(guī)則、不連續(xù)的地方我們畫細一點，這個Mesh劃分也是非常關(guān)鍵的。

另外一個比較重要的就是電路仿真器，現(xiàn)在所有商用化的都是基于SPICE的，SPICE是一個開源的算法工具，所以電路仿真器的問題比較容易。因為電路比較好懂，把模型建出來，用電路一搭，用仿真一實驗?zāi)芘艿某鰜?，能滿足性能要求就可以了。

新的技術(shù)研究不是很多，但其中有一個LIM（latency insertion method ），主要是和大規(guī)模網(wǎng)絡(luò)的損態(tài)的分析和電路分析，這是它的特色。

還有一個很重要的開發(fā)環(huán)節(jié)，即工具開發(fā)與應(yīng)用驗證。通常我們把一個原型做出來會各種驗證，驗證算法沒問題我們會再去做工具的開發(fā)、流程的開發(fā)，這時就要考慮工具和應(yīng)用的結(jié)合，包括流程的應(yīng)用性、數(shù)據(jù)管理、仿真結(jié)果的處理等等，這些都是屬于應(yīng)用層的。

高速設(shè)計仿真分析軟件開發(fā)主要就是從這些方面考慮。

現(xiàn)在國家和很多機構(gòu)都在規(guī)劃國產(chǎn)EDA，從互聯(lián)設(shè)計的角度來講，由于像Cadence等外企在國內(nèi)都有研發(fā)團隊，相對來說這么多年也儲備了很多國內(nèi)的人才，國內(nèi)很多高校也培養(yǎng)出了一批很好的學(xué)生，國產(chǎn)EDA是一個很好的方向和機會。

最后，想和大家分享一下我對高速設(shè)計發(fā)展趨勢的一些見解。

首先，很明顯的趨勢就是硬件芯片化、軟件化，高速設(shè)計也是如此。

隨著高速設(shè)計的速度越來越大，可以明顯的看到從PCB板級為中心前移以封裝/芯片設(shè)計為中心。Shift-left是ARM提出來的，通常我們的研發(fā)周期是先做架構(gòu)設(shè)計，然后再做硬件，再做軟件，然后作出驗證，然后再做客戶的早期試用再做量產(chǎn)。

隨著技術(shù)的發(fā)展，可以讓軟件的開發(fā)和硬件同步，比如說我做一個SOC，一個系統(tǒng)開發(fā)之后，就可以做原型驗證，這時候可以把我的軟件加進來做DEBUG，來優(yōu)化我的設(shè)計，我還可以利用硬件加速器去做仿真，包括軟件的。

另外，7nm、3nm等工藝的需求驅(qū)動硬件集成度越來越高，臺積電今年5nm已經(jīng)準(zhǔn)備商用，他們也已經(jīng)開始了2、3nm的規(guī)劃。

隨著高速越來越大，硬件越來越小，所以設(shè)計方面一定要提前安排，在芯片設(shè)計前期統(tǒng)籌安排解決高速設(shè)計問題。

高速設(shè)計發(fā)展趨勢二：混合仿真技術(shù)。

高速仿真我們從最開始SI和PI是分開做的，后面我們肯定要考慮SI加PI的混合仿真，就是Power-Aware SI。

我們可以先看一下，燧原科技今年會上市他的第一款人工智能學(xué)習(xí)芯片，“云燧T10”。這個芯片是14nm的，由FinFET工藝打造，總計141億個晶體管，功耗220W...所以說，電和熱也是我們必須要考慮的。

幾年前，在Cadence的時候我規(guī)劃了一個項目，叫熱電路仿真，大家知道傳統(tǒng)熱仿真是結(jié)構(gòu)、空氣流道、環(huán)境溫度的仿真，Cadence則是考慮把電路模型提取出來，這叫損態(tài)熱仿真，然后與傳統(tǒng)熱仿真結(jié)合，來實現(xiàn)電熱的系統(tǒng)仿真，所以今年他們發(fā)布了一個新的電熱仿真產(chǎn)品，叫Thermal Solver，這也是混合仿真的一個趨勢。

在2000年初期有一種方案，就是芯片公司提供一個數(shù)據(jù)包，里面有驗證好的仿真模型、常用的圖譜結(jié)構(gòu)、設(shè)計規(guī)則，甚至包括PCB設(shè)計原理圖、應(yīng)用文檔等等，客戶拿到后很快就能開始硬件的設(shè)計，從而縮短自己的設(shè)計周期。

隨著仿真工程的越來越大、越來越普遍，這時候我們就要考慮Batch Simulation——仿真平臺、仿真自動化。我們可以看下這張圖。

這是當(dāng)時我在Cadence主推的，與展訊合作的。

大家知道展訊是做手機套件的公司，手機上也有很多高速信號，但是很多公司根本就沒有手機設(shè)計能力，當(dāng)時我們就幫他們建了一個高速仿真平臺，通過平臺把工具嵌進去，展訊的設(shè)計公司把layout做完，然后再上傳到展訊的服務(wù)器，因為芯片是他們自己開發(fā)的，所以仿真參數(shù)的設(shè)定都是正確的，再自主完成相關(guān)的SI和PI的仿真，完成后再出一個定制化的仿真報告，再推送給他的設(shè)計公司，有問題就優(yōu)化，沒有問題就可以進入生產(chǎn)，這樣就大大提升了仿真效率。

由于現(xiàn)在仿真規(guī)模越來越大，越來越難，所以我們以前用仿真軟件都會多線程多核處理，后面還要支持分布式計算，現(xiàn)在我們要支持超算。剛才我們舉的例子，飛譜電子和江南所做超算，他已經(jīng)可以通過超算來提供服務(wù)了。

以上就是我對未來發(fā)展趨勢的展望。