如何了解SRIO IP核三層協(xié)議的作用？
SRIO是面向嵌入式系統(tǒng)開(kāi)發(fā)提出的高可靠、高性能、基于包交換的新一代高速互聯(lián)技術(shù)，已于2004年被國(guó)際標(biāo)準(zhǔn)化組織（ISO）和國(guó)際電工協(xié)會(huì)（IEC）批準(zhǔn)為ISO/IECDIS 18372標(biāo)準(zhǔn)。SRIO則是面向串行背板、DSP和相關(guān)串行數(shù)據(jù)平面連接應(yīng)用的串行RapidIO接口。
SRIO這種高速串口復(fù)雜就復(fù)雜在它的協(xié)議上，三層協(xié)議：邏輯層，傳輸層以及物理層。
數(shù)據(jù)手冊(cè)會(huì)說(shuō)這三層協(xié)議是干什么的呢？也就是分工（【FPGA】SRIO IP核系統(tǒng)總覽以及端口介紹（一）（User Interfaces 之 I/O Port））：
邏輯層定義整體協(xié)議和數(shù)據(jù)包格式。這是端點(diǎn)啟動(dòng)和完成事務(wù)（transaction）所必需的信息。
傳輸層提供數(shù)據(jù)包從端點(diǎn)移動(dòng)到端點(diǎn)所需的路由信息。
物理層描述了設(shè)備級(jí)接口細(xì)節(jié)，例如數(shù)據(jù)包傳輸機(jī)制，流控制，電氣特性和低級(jí)錯(cuò)誤管理。
這種劃分提供了將新事務(wù)類(lèi)型添加到邏輯規(guī)范的靈活性，而無(wú)需修改傳輸或物理層規(guī)范。
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
sRIO
+關(guān)注
關(guān)注
1文章
31瀏覽量
21456 -
高速串口
+關(guān)注
關(guān)注
0文章
3瀏覽量
5805
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
小白也能秒懂！邁威通信教你分清網(wǎng)絡(luò)二層和三層
還在為網(wǎng)絡(luò)里的二層、三層概念頭大?其實(shí)就像送快遞那么簡(jiǎn)單!今天邁威通信用最接地氣的方式給你講明白～
索尼展示三層堆疊圖像傳感器技術(shù)，性能全方位提升
。這項(xiàng)技術(shù)是索尼長(zhǎng)期發(fā)展計(jì)劃的一部分，基于現(xiàn)有兩層堆疊傳感器（如索尼a1 II相機(jī)中使用的）進(jìn)行升級(jí)。 ? 現(xiàn)有的雙層堆疊傳感器，分為像素層和邏輯層，像素層即光電二極管，
發(fā)表于 08-15 09:53
?1721次閱讀
鴻蒙NEXT-鴻蒙三層架構(gòu)搭建，嵌入HMRouter，實(shí)現(xiàn)便捷跳轉(zhuǎn)，新手攻略。（1/3）
摘要：本文詳細(xì)介紹了搭建鴻蒙三層架構(gòu)的具體步驟，包括公共能力層、基礎(chǔ)特性層和產(chǎn)品定制層的創(chuàng)建。首先需在AGC控制臺(tái)創(chuàng)建項(xiàng)目并關(guān)聯(lián)應(yīng)用包名，然后在DevEcoStudio中新建項(xiàng)目，依次
RDMA簡(jiǎn)介3之四種子協(xié)議對(duì)比
，通過(guò)ETH Type標(biāo)識(shí)RoCE報(bào)文。而RoCE v2基于UDP/IP協(xié)議承載RDMA，可部署在三層網(wǎng)絡(luò)環(huán)境下，在原有IB協(xié)議報(bào)文基礎(chǔ)上增加UDP頭、
發(fā)表于 06-04 16:05
JESD204B IP核的配置與使用
物理層的位置，一種是物理層在JESD204 IP里；另外一種是物理層在JESD204 IP外部，需要再配置JESD204 phy
新手必看：動(dòng)態(tài)住宅 IP 的核心原理與實(shí)戰(zhàn)指南
本文深度解析動(dòng)態(tài)住宅 IP 的技術(shù)原理與工程實(shí)踐，通過(guò)對(duì)比動(dòng)態(tài)住宅 IP 與數(shù)據(jù)中心 IP 的核心差異，揭示其高匿名性與低攔截率的本質(zhì)特性。從三層架構(gòu)（終端
協(xié)議兼容性實(shí)測(cè)：深控網(wǎng)關(guān)如何啃下300+工業(yè)協(xié)議的硬骨頭？
深控工業(yè)數(shù)據(jù)采集網(wǎng)關(guān)通過(guò)三層協(xié)議融合架構(gòu)，實(shí)現(xiàn)了對(duì)300+工業(yè)協(xié)議的深度兼容
一文詳解Video In to AXI4-Stream IP核
Video In to AXI4-Stream IP核用于將視頻源(帶有同步信號(hào)的時(shí)鐘并行視頻數(shù)據(jù)，即同步sync或消隱blank信號(hào)或者而后者皆有)轉(zhuǎn)換成AXI4-Stream接口形式，實(shí)現(xiàn)了接口轉(zhuǎn)換。該IP還可使用VTC
井芯微電子WENOS-PROTO協(xié)議簇軟件詳解
WENOS-PROTO協(xié)議簇軟件是井芯微自研的以太二、三層商用網(wǎng)絡(luò)交換及路由協(xié)議棧解決方案。
ALINX發(fā)布100G以太網(wǎng)UDP/IP協(xié)議棧IP核
ALINX近日宣布，基于AMD 100G以太網(wǎng)MAC IP，成功開(kāi)發(fā)出全新的100G以太網(wǎng)UDP/IP協(xié)議棧IP核。該
SRIO介紹及xilinx的vivado 2017.4中生成srio例程代碼解釋
介紹 本處將從SRIO的數(shù)據(jù)流，數(shù)據(jù)協(xié)議，常用FPGA支持模式，以及IP例程中的時(shí)鐘大小計(jì)算等部分介紹SRIO的情況。 3.1 SRIO的數(shù)
Vivado中FFT IP核的使用教程
本文介紹了Vidado中FFT IP核的使用，具體內(nèi)容為：調(diào)用IP核>>配置界面介紹>>IP核端
芯驛電子 ALINX 推出全新 IP 核產(chǎn)品線(xiàn)，覆蓋 TCP/UDP/NVMe AXI IP 核
10GBe/40GBe UDP 協(xié)議棧 IP 核、10GbE TCP/IP 協(xié)議棧 IP
芯驛電子ALINX推出全新IP核產(chǎn)品線(xiàn)
/40GBe UDP 協(xié)議棧 IP 核、10GbE TCP/IP 協(xié)議棧 IP
如何申請(qǐng)xilinx IP核的license
在使用FPGA的時(shí)候，有些IP核是需要申請(qǐng)后才能使用的，本文介紹如何申請(qǐng)xilinx IP核的license。
工商網(wǎng)監(jiān)
評(píng)論