ISSCC是半導(dǎo)體行業(yè)歷史最悠久的技術(shù)會(huì)議之一，每年二月在美國(guó)舊金山舉行。這次會(huì)議匯集了學(xué)術(shù)界和產(chǎn)業(yè)界人士，討論芯片電路設(shè)計(jì)的最新挑戰(zhàn)。該會(huì)議主要是一個(gè)電路設(shè)計(jì)會(huì)議，每個(gè)廠商都專注于他們的處理器中獨(dú)特電路設(shè)計(jì)的一個(gè)或多個(gè)特定方面。

今年的會(huì)議涵蓋了一系列深入主題，包括鎖相環(huán)、低功耗電路、內(nèi)存、SerDes、DSP和處理器設(shè)計(jì)。處理器部分出現(xiàn)了領(lǐng)先的供應(yīng)商，也有來(lái)自研究機(jī)構(gòu)和學(xué)術(shù)界的項(xiàng)目。會(huì)議內(nèi)容覆蓋了密集的芯片設(shè)計(jì)細(xì)節(jié)，下面介紹了處理器環(huán)節(jié)中有趣細(xì)節(jié)的突出部分。

三星和聯(lián)發(fā)科7納米5G智能手機(jī)芯片

這兩款5G智能手機(jī)的SOC設(shè)計(jì)分別來(lái)自聯(lián)發(fā)科和三星，它們關(guān)注的是為大公司混合不同Arm內(nèi)核的CPU設(shè)計(jì)問(wèn)題。此外，還解決了處理單元在重載時(shí)內(nèi)部電壓下降檢測(cè)的問(wèn)題。

第一個(gè)演示來(lái)自三星，該公司選擇構(gòu)建一套三集群的CPU核心。三星在三個(gè)集群中的兩個(gè)使用了Arm授權(quán)的內(nèi)核，但是性能最好的內(nèi)核是由三星自己在Arm的架構(gòu)許可下設(shè)計(jì)的——雙M4內(nèi)核。雙M4核心有一個(gè)單獨(dú)的3MB L3緩存，核心目標(biāo)是達(dá)到Intel i5的性能水平。

對(duì)于中等功率/性能范圍，三星使用了Arm Cortex-A75內(nèi)核?！靶⌒汀惫?jié)能內(nèi)核是古老的Cortex-A55。三星M4核與Cortex-A55核之間的功率/性能差距太大，增加了Cortex-A75核來(lái)彌補(bǔ)這一差距。三星還在1024臺(tái)MAC電腦上增加了一個(gè)神經(jīng)處理單元，但沒(méi)有提供太多細(xì)節(jié)。

高性能處理器中的電壓下降可能是一個(gè)問(wèn)題。如果增加太多的保護(hù)帶，保持較高的電源電壓，那么會(huì)消耗更多的能量。在一個(gè)更節(jié)能的額定電壓下，當(dāng)一個(gè)特定的耗電單元處于負(fù)載之下時(shí)——比如一個(gè)運(yùn)行高分辨率游戲的GPU——內(nèi)阻下降會(huì)導(dǎo)致內(nèi)部電壓低于正常值。SOC供應(yīng)商構(gòu)建專門的電路來(lái)檢測(cè)這些壓降，并采取行動(dòng)來(lái)緩解問(wèn)題。他們的方法是延長(zhǎng)時(shí)鐘，通過(guò)有效降低時(shí)鐘速度來(lái)降低電路速度和功耗。三星采用環(huán)形振蕩電路，可以根據(jù)電壓改變速度。壓降檢測(cè)在時(shí)鐘管理單元(CMU)中設(shè)置一個(gè)標(biāo)志，并將時(shí)鐘速度減半。

聯(lián)發(fā)科采取了不同的方式來(lái)選擇CPU核心，堅(jiān)持ARM的big.LITTLE方案，聯(lián)發(fā)科稱之為雙齒輪設(shè)計(jì)。聯(lián)發(fā)科使用較新的Cortex-A77 CPU內(nèi)核實(shí)現(xiàn)較強(qiáng)的性能內(nèi)核。聯(lián)發(fā)科還指出，Cortex-A55小內(nèi)核并沒(méi)有跟上性能內(nèi)核的發(fā)展，他們沒(méi)有增加性能中等的核心，而是努力將A77的電壓范圍擴(kuò)大到較低的速度。三星只有兩個(gè)性能核心，聯(lián)發(fā)科有四個(gè)A77核心。4個(gè)A77和4個(gè)A55內(nèi)核共享一個(gè)2MB L3緩存。

聯(lián)發(fā)科對(duì)壓降的最初反應(yīng)是在die上提供儲(chǔ)存電荷，可以提供一些瞬時(shí)電流，但這需要寶貴的die面積。因此，它決定將時(shí)鐘拉伸以節(jié)省die空間。

聯(lián)發(fā)科的一個(gè)重大變化是使用了鎖頻環(huán)(FLL)，而不是鎖相環(huán)(PLL)。FLL設(shè)計(jì)有雙時(shí)鐘，但這個(gè)設(shè)計(jì)包含不確定性，因?yàn)樗试S振蕩器隨電壓變化。有了FLL電路，聯(lián)發(fā)科Vmin大約有35mV的改進(jìn)，節(jié)省了10%的功耗。聯(lián)發(fā)科還為該芯片構(gòu)建了一個(gè)新穎的JTAG解決方案，該解決方案帶有一個(gè)網(wǎng)關(guān)TAP，用于分層訪問(wèn)測(cè)試電路。

聯(lián)發(fā)科芯片還支持WiFi6，支持5G獨(dú)立和非獨(dú)立模式。A77核心支持高達(dá)2.6 GHz的時(shí)鐘速度，該芯片有一個(gè)Arm Mali G-77九核GPU。