chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀(guān)看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

將SDAccel項(xiàng)目遷移到Vitis 2019.2的技巧

YCqV_FPGA_EETre ? 來(lái)源:FPGA開(kāi)發(fā)圈 ? 2020-06-28 10:05 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

介紹

DesignLinx 及其客戶(hù)是賽靈思 SDAccel 開(kāi)發(fā)環(huán)境的早期用戶(hù)。他們使用 SDAccel 開(kāi)發(fā)環(huán)境,針對(duì)搭載加速軟件的亞馬遜 AWS F1 和賽靈思 Alveo 數(shù)據(jù)中心加速器卡,開(kāi)發(fā)云端應(yīng)用和本地應(yīng)用。

結(jié)合 SDSoC 和賽靈思 SDK,SDAccel 流現(xiàn)在是 2019.2 Vitis 統(tǒng)一軟件平臺(tái)的組成部分,便于開(kāi)發(fā)者針對(duì)賽靈思器件上的所有軟件任務(wù)使用統(tǒng)一平臺(tái)。下面分享來(lái)自 DesignLinx 公司高級(jí)嵌入式軟件工程師 Nathan Sullivan 所撰寫(xiě)的技巧:

1. Vitis 的優(yōu)勢(shì)

Vitis 2019.2 采用經(jīng)過(guò)更新的 v++ 編譯器,強(qiáng)化 IDE 項(xiàng)目組織,為嵌入式應(yīng)用和數(shù)據(jù)中心應(yīng)用提供統(tǒng)一的工具流。因?yàn)槿咳N流程現(xiàn)在都集成在 Vitis 內(nèi)部,所以無(wú)需針對(duì)不同類(lèi)型的應(yīng)用在 SDAccel、SDK 和 SDSoC 之間進(jìn)行切換。除了 Vitis IDE 以外,通過(guò) v++ 工具和 SDAccel 提供的 xocc/xcpp 流等生成文件,也為構(gòu)建軟件提供完整的命令行流程。

2. 易于遷移

Vitis 2019.2 使用 gcc 編譯 C 語(yǔ)言源代碼,使用 Vivado HLS 編譯與 SDAccel 流匹配的加速內(nèi)核。此外,Vitis 也使用與 SDAccel 相同的目標(biāo)平臺(tái)和賽靈思運(yùn)行時(shí)。這意味著新環(huán)境能夠兼容源代碼,SDAccel 項(xiàng)目只需少量修改或完全無(wú)需任何修改就能在 Vitis 內(nèi)完成構(gòu)建。在遷移源代碼時(shí),用戶(hù)能夠使用 Vitis IDE 或 v++ 命令行工具鏈選擇性構(gòu)建新項(xiàng)目。

3. IDE 遷移

使用 Vitis IDE 遷移項(xiàng)目時(shí),只需將所有源代碼文件從 SDAccel 項(xiàng)目添加到新的 Vitis 項(xiàng)目中,最好是指向同一器件。使用右鍵菜單上的“import sources”選項(xiàng)能夠輕松完成這一操作。一旦源文件導(dǎo)入完成,必須向二進(jìn)制容器添加內(nèi)核函數(shù)(如同它們?cè)谠柬?xiàng)目中那樣),并且任何定制構(gòu)建設(shè)置也需要手動(dòng)復(fù)制。

4. 命令行遷移

要對(duì)使用命令行(通常是通過(guò)生成文件)構(gòu)建的項(xiàng)目進(jìn)行遷移,必須用 v++ 調(diào)用替換 xocc 調(diào)用。類(lèi)似地,必須用 g++ 調(diào)用替換 xcpp 調(diào)用,即直接調(diào)用主機(jī) c++ 編譯器。新的 v++ 工具提供的命令行選項(xiàng)與 SDAccel 下的 xocc 工具一樣,因此無(wú)需做其他修改。請(qǐng)參閱 UG1393 進(jìn)一步了解 Vitis 2019.2 有關(guān)工具變化的詳細(xì)說(shuō)明。

在 SDAccel 樣例生成文件中替換 XOCC 和 CXX

修改完成后,就可以使用 Vitis 工具構(gòu)建之前的 SDAccel 項(xiàng)目:

和以往一樣構(gòu)建 SDAccel 示例,但這次使用 Vitis 路徑和工具

5.結(jié)論

雖然 Vitis 2019.2 將所有賽靈思軟件工具集成在統(tǒng)一平臺(tái)上,但 SDAccel 流并沒(méi)有顯著變化,這使得遷移工作簡(jiǎn)單易行?,F(xiàn)有項(xiàng)目在源代碼上兼容新工具鏈,因此基本無(wú)需修改,它們就能直接獲得 Vitis 2019.2 統(tǒng)一軟件平臺(tái)提供的優(yōu)勢(shì)。

賽靈思高級(jí)合作伙伴 DesignLinx 為運(yùn)行在 Vitis 和 SDAccel 平臺(tái)上的加速應(yīng)用提供開(kāi)發(fā)服務(wù),同時(shí)提供云端和本地硬件部署服務(wù)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀(guān)點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 賽靈思
    +關(guān)注

    關(guān)注

    33

    文章

    1798

    瀏覽量

    133441
  • 數(shù)據(jù)中心
    +關(guān)注

    關(guān)注

    18

    文章

    5651

    瀏覽量

    75026

原文標(biāo)題:將 SDAccel 項(xiàng)目遷移到 Vitis 2019.2 的技巧

文章出處:【微信號(hào):FPGA-EETrend,微信公眾號(hào):FPGA開(kāi)發(fā)圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    基于Vitis Model Composer完成全流程AI Engine開(kāi)發(fā)

    基于Vitis Model Composer進(jìn)行AI Engine(AIE)開(kāi)發(fā),核心優(yōu)勢(shì)體現(xiàn)在A(yíng)IE專(zhuān)屬優(yōu)化、開(kāi)發(fā)流程簡(jiǎn)化、靈活的適配性、高效驗(yàn)證及量產(chǎn)適配等方面。
    的頭像 發(fā)表于 12-31 11:20 ?6039次閱讀
    基于<b class='flag-5'>Vitis</b> Model Composer完成全流程AI Engine開(kāi)發(fā)

    急急急!我正在使用vivado2019.2,請(qǐng)幫忙生成一個(gè)項(xiàng)目。

    請(qǐng)幫忙生成一個(gè)項(xiàng)目:輸入一個(gè)整數(shù),輸出該整數(shù)各位數(shù)之和,在觸摸屏輸入整數(shù),在觸摸屏輸出計(jì)算結(jié)果。 使用的板子的family是Artix-7,package是fbg676,speed是-2,產(chǎn)生的代碼
    發(fā)表于 12-19 23:17

    電子材料抗離子遷移方案!東亞合成 IXE/IXEPLAS,智美行科技免費(fèi)試樣

    離子遷移是電子材料失效的主要原因之一,封裝材料中的 Na?、Cl?、Cu2?、Ag?等雜質(zhì)離子,在電場(chǎng)、溫濕度等環(huán)境因素作用下,會(huì)從材料內(nèi)部遷移到布線(xiàn)表面或間隙中,形成導(dǎo)電通路,引發(fā)布線(xiàn)腐蝕、電路
    的頭像 發(fā)表于 12-16 16:07 ?676次閱讀
    電子材料抗離子<b class='flag-5'>遷移</b>方案!東亞合成 IXE/IXEPLAS,智美行科技免費(fèi)試樣

    無(wú)質(zhì)量損失的數(shù)據(jù)遷移:Nikon SLM Solutions信賴(lài)3Dfindit企業(yè)版

    使用轉(zhuǎn)換器CAD數(shù)據(jù)從一個(gè)系統(tǒng)傳輸?shù)搅硪粋€(gè)系統(tǒng),但這往往會(huì)導(dǎo)致數(shù)據(jù)的質(zhì)量下降。因此,該公司決定使用3Dfindit企業(yè)版CAD數(shù)據(jù)遷移到新系統(tǒng),便不會(huì)造成任何質(zhì)量損失。這樣,在保持最高數(shù)據(jù)質(zhì)量
    發(fā)表于 11-25 10:06

    如何在A(yíng)MD Vitis Unified IDE中使用系統(tǒng)設(shè)備樹(shù)

    您將在這篇博客中了解系統(tǒng)設(shè)備樹(shù) (SDT) 以及如何在 AMD Vitis Unified IDE 中使用 SDT 維護(hù)來(lái)自 XSA 的硬件元數(shù)據(jù)。本文還講述了如何對(duì) SDT 進(jìn)行操作,以便在 Vitis Unified IDE 中實(shí)現(xiàn)更靈活的使用場(chǎng)景。
    的頭像 發(fā)表于 11-18 11:13 ?3122次閱讀
    如何在A(yíng)MD <b class='flag-5'>Vitis</b> Unified IDE中使用系統(tǒng)設(shè)備樹(shù)

    AMD Vitis AI 5.1測(cè)試版現(xiàn)已開(kāi)放下載

    AMD Vitis AI 5.1全新發(fā)布——新增了對(duì) AMD Versal AI Edge 系列神經(jīng)網(wǎng)絡(luò)處理單元( NPU )的支持。Vitis AI 包含優(yōu)化的 NPU IP、模型編譯工具和部署 API,可在嵌入式平臺(tái)上實(shí)現(xiàn)可擴(kuò)展的高性能推理。
    的頭像 發(fā)表于 11-08 09:24 ?1310次閱讀

    AMD Vitis AI 5.1測(cè)試版發(fā)布

    AMD Vitis AI 5.1全新發(fā)布——新增了對(duì) AMD Versal AI Edge 系列神經(jīng)網(wǎng)絡(luò)處理單元 (NPU) 的支持。Vitis AI 包含優(yōu)化的 NPU IP、模型編譯工具和部署 API,可在嵌入式平臺(tái)上實(shí)現(xiàn)可擴(kuò)展的高性能推理。
    的頭像 發(fā)表于 10-31 12:46 ?798次閱讀

    如何在Keil中將NuMicro BSP從Arm編譯器5遷移到編譯器6?

    在Keil中將NuMicro BSP從Arm編譯器5遷移到編譯器6!
    發(fā)表于 08-20 06:29

    求助,關(guān)于Cysub.dll 在 dotnet8 上的兼容性問(wèn)題求解

    硬件是 Fx3 3014 BZXC,它在 netframework 4.8 上運(yùn)行良好,偶爾會(huì)出現(xiàn)故障(概率約為。30%)在將我的項(xiàng)目遷移到 dotnet8 時(shí)讀取數(shù)據(jù)。bResult 的返回結(jié)果
    發(fā)表于 08-08 07:33

    如何在A(yíng)MD Vitis Unified 2024.2中連接到QEMU

    在本篇文章我們學(xué)習(xí)如何在 AMD Vitis Unified 2024.2 中連接到 QEMU。 這是本系列的第 2 篇博文。要了解如何設(shè)置和使用 QEMU + 協(xié)同仿真,請(qǐng)參閱開(kāi)發(fā)者分享|在 AMD Versal 自適應(yīng) SoC 上使用簡(jiǎn)單的 QEMU + 協(xié)同仿真示
    的頭像 發(fā)表于 08-06 17:24 ?1817次閱讀
    如何在A(yíng)MD <b class='flag-5'>Vitis</b> Unified 2024.2中連接到QEMU

    全新AMD Vitis統(tǒng)一軟件平臺(tái)2025.1版本發(fā)布

    全新 AMD Vitis 統(tǒng)一軟件平臺(tái) 2025.1 版正式上線(xiàn)!此最新版本為使用 AMD Versal AI 引擎的高性能 DSP 應(yīng)用提供了改進(jìn)后的設(shè)計(jì)環(huán)境。
    的頭像 發(fā)表于 06-24 11:44 ?1760次閱讀

    使用AMD Vitis Unified IDE創(chuàng)建HLS組件

    這篇文章在開(kāi)發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE) 的基礎(chǔ)上撰寫(xiě),但使用的是 AMD Vitis Unified IDE,而不是之前傳統(tǒng)版本的
    的頭像 發(fā)表于 06-20 10:06 ?2339次閱讀
    使用AMD <b class='flag-5'>Vitis</b> Unified IDE創(chuàng)建HLS組件

    如何使用AMD Vitis HLS創(chuàng)建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 來(lái)創(chuàng)建一個(gè) HLS IP,通過(guò) AXI4 接口從存儲(chǔ)器讀取數(shù)據(jù)、執(zhí)行簡(jiǎn)單的數(shù)學(xué)運(yùn)算,然后數(shù)據(jù)寫(xiě)回存儲(chǔ)器。接著會(huì)在 AMD Vivado Design Suite 設(shè)計(jì)中使用此 HLS IP,并使用嵌入式
    的頭像 發(fā)表于 06-13 09:50 ?1878次閱讀
    如何使用AMD <b class='flag-5'>Vitis</b> HLS創(chuàng)建HLS IP

    從Keil MDK到IAR EWARM:通過(guò)工程遷移實(shí)現(xiàn)項(xiàng)目資產(chǎn)的更好管理

    對(duì)于需要統(tǒng)一開(kāi)發(fā)環(huán)境或涉及多核架構(gòu)(如Cortex-A/R)的項(xiàng)目,越來(lái)越多的用戶(hù)選擇從Keil MDK遷移到IAR EWARM。這就會(huì)面臨著需要將之前的Keil MDK工程遷移到IAR EWARM的問(wèn)題。本文
    的頭像 發(fā)表于 05-08 09:03 ?1296次閱讀
    從Keil MDK到IAR EWARM:通過(guò)工程<b class='flag-5'>遷移</b>實(shí)現(xiàn)<b class='flag-5'>項(xiàng)目</b>資產(chǎn)的更好管理

    請(qǐng)問(wèn)項(xiàng)目從RT1024遷移到RT1064的最快方法是什么?

    我正在將我的項(xiàng)目從基于 RT1024 遷移到基于 RT1064 的下一代產(chǎn)品,是否有快速的方法,或者我只能手動(dòng)完成? 謝謝!
    發(fā)表于 03-31 06:15